「capacitive elements」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The auxiliary capacitive elements 13A, 13B are connected remote-controlledly to the TFT elements 11A, 11B, together with the liquid crystal elements 12A, 12B, and the liquid crystal elements 12A, 12B include liquid crystal molecules different in pretilted angles, between the sub-pixels 10A, 10B.例文帳に追加

補助容量素子１３Ａ，１３ＢがＴＦＴ素子１１Ａ，１１Ｂに対し液晶素子１２Ａ，１２Ｂと共にコモン接続されており、液晶素子１２Ａ，１２Ｂが、サブ画素１０Ａ，１０Ｂ間において互いにプレチルト角が異なる液晶分子を含む。 - 特許庁

The image sensor IC comprises: a plurality of photoelectric conversion means each including a photoelectric conversion element, a reset means connected to the photoelectric conversion element and for initializing the photoelectric conversion element, and an amplifier means connected to the photoelectric conversion element; and a single or more dummy pixels each comprising capacitive elements, a reset means respectively connected to the capacitive elements and an amplifier means connected to the capacitive elements.例文帳に追加

光電変換素子と、光電変換素子にそれぞれ接続する光電変換素子を初期化するリセット手段と、光電変換素子に接続する増幅手段とからなる複数の光電変換手段と、容量素子と、容量素子にそれぞれ接続するリセット手段と、容量素子に接続する増幅手段とからなる単一または複数のダミー画素とからなるイメージセンサーＩＣ。 - 特許庁

Thus, the inverter circuit 12 can be feedback-controlled in a simple structure by the discharge current removing the effect of capacitive elements.例文帳に追加

そのため、簡単な構成で、容量性成分の影響を除いた放電電流によりインバータ回路12を帰還制御できる。 - 特許庁

The impedance circuit 40 is configured by connecting, in parallel, a plurality of capacitive elements 42, 44, and 46 having different capacitance values from one another.例文帳に追加

インピーダンス回路４０は、容量値の互いに異なる複数の容量素子４２，４４，４６を並列に接続して構成される。 - 特許庁

The converter circuit 4 has a voltage dividing circuit 43 including a plurality of capacitive elements C1-Cn for voltage-dividing the power supply voltage Vin.例文帳に追加

コンバータ回路４は、電源電圧Ｖｉｎを分圧する複数の容量要素Ｃ１〜Ｃｎを含む分圧回路４３を備える。 - 特許庁

The capacitive elements 2 each have a pair of electrode terminals 21 connected to the positive-electrode bus plate 3 and negative-electrode bus plate 32.例文帳に追加

コンデンサ素子２は、一対の電極端子２１をそれぞれ正極バスプレート３１と負極バスプレート３２とに接続している。 - 特許庁

Actuators of respective channels of an ink jet head 14 are capacitive because they are composed of piezoelectric elements and denoted by C1-Cn.例文帳に追加

インクジェットヘッド１４の各チャンネルのアクチュエータは圧電素子で構成されているので、容量性であり、Ｃ１〜Ｃｎで示されている。 - 特許庁

To adjust the operation of a capacitive load, for example each brightness in respective EL elements in plural capacitive loads, for example in a constant current drive type drive circuit for making the EL element emit light.例文帳に追加

複数の容量性負荷、例えば、ＥＬ素子を発光させる定電流駆動方式の駆動回路において、容量性負荷の作動、例えばＥＬ素子にあっては各々の輝度を調節できるようにする。 - 特許庁

After the step of providing the connection portion, an anode portion 30 is formed on the dielectric film 20 so as to form a plurality of capacitive elements EC including the at least one capacitive element EC.例文帳に追加

連結部を設ける工程の後に、少なくとも１つのコンデンサ素子ＥＣを含む複数のコンデンサ素子ＥＣを形成するために誘電体被膜２０上に陰極部３０が形成される。 - 特許庁

A capacitive element 8 is constituted by cutting the lamination 5 at the margins 6, the plural capacitive elements 8 are laminated, and thereby a metalized contact electrode 7 is formed at another end surface intersecting with a cut end surface thereof.例文帳に追加

このマージン部６で上記積層体５を切断してコンデンサ素子８を構成し、このコンデンサ素子８を複数積層し、その切断端面とは交差する他の端面にメタリコン電極７を形成する。 - 特許庁

An acoustic diaphragm 21 is vibrated by a diaphragm driver 17 comprising both inductive oscillation elements 17a, 17b and capacitive oscillation elements 17c-17f.例文帳に追加

誘導性振動素子１７ａ、１７ｂと、容量性振動素子１７ｃ〜１７ｆとの双方を振動素子として備えた振動板駆動装置１７により音響用振動板２１を振動させる。 - 特許庁

Since the distance between the inductive element L and the inductive elements L2, L5 are selected greater to the utmost extent, the capacitive coupling and the inductive coupling between the inductive element L and the inductive elements L2, L5 can be decreased.例文帳に追加

インダクタ素子Ｌとインダクタ素子Ｌ２，Ｌ５との距離をできるだけ大きくするため、インダクタ素子Ｌとインダクタ素子Ｌ２，Ｌ５との間の容量結合や誘導結合を小さくできる。 - 特許庁

To reduce parasitic capacitance of a plurality of capacitance elements and improve relative accuracy in a semiconductor device where a plurality of capacitive elements are formed on an element isolating insulation film.例文帳に追加

素子分離絶縁膜上に複数の容量素子が形成された半導体装置において、複数の容量素子の寄生容量を低減するとともに、相対精度の向上を図る。 - 特許庁

To provide an offset correction circuit capable of shortening offset correction time without providing any additional capacitive elements.例文帳に追加

本発明は、追加の容量素子を設けることなくオフセット補正時間を短縮できるオフセット補正回路を提供することを目的とする。 - 特許庁

The voltage to be loaded on each of the capacitive elements, when a surge voltage is applied decreases in inverse proportion to the number of connected stages.例文帳に追加

サージ電圧が印加された場合に、各容量素子が負担すべき電圧は、その接続段数分に反比例して減少する。 - 特許庁

To stably manufacture electrostatic capacitive elements having different capacitance without changing the shape of an electrode and the number of stacking of the electrodes.例文帳に追加

電極の形状、及び電極の積層数を変えること無く、異なる容量を有する静電容量素子を安定して製造する。 - 特許庁

The variable resistive element 100 includes a parasitic inductive component and the effect of the parasitic inductive component is compensated by the capacitive elements 151, 152.例文帳に追加

可変抵抗素子１００には寄生インダクタンス成分が含まれており、この影響を容量素子１５１、１５２によって補償する。 - 特許庁

To provide a discharge lamp lighting device 10 capable of detecting a discharge current removing effect of capacitive elements in a simple structure.例文帳に追加

簡単な構成で、容量性成分の影響を除いた放電電流を検出できる放電ランプ点灯装置10を提供する。 - 特許庁

For example, a resistive element and a capacitive element are formed on the silicon oxide film 2 of the stereoscopic structure, and by forming these elements into the stereoscopic structure, a large resistive value and capacitive value can be loaded with a small area, compared to the resistive element and the capacitive element of a planar structure.例文帳に追加

例えば、上記立体構造のシリコン酸化膜２上に抵抗素子や容量素子を形成し、これらを立体構造とすることで、平面構造の抵抗素子や容量素子に較べて、小さな面積で大きな抵抗値や容量値を付加させることができる。 - 特許庁

In the variable impedance matching circuit including variable capacitive elements VC1 and VC2 and an inductor L1, a variable capacitive element VC3 connected in parallel to the inductor L1 and configuring a parallel resonance circuit with the inductor L1 is provided.例文帳に追加

可変容量素子ＶＣ１，ＶＣ２とインダクタＬ１とを含む可変インピーダンス整合回路において、インダクタＬ１に並列に接続され、該インダクタＬ１と並列共振回路を構成する可変容量素子ＶＣ３を備える。 - 特許庁

In the inverter circuit comprising seven Tr's and three C's, capacitive elements C_1, C_3 are connected between a gate and a source of transistors Tr_5, Tr_2 on a side of a high voltage line L_H, and capacitive elements C_1, C_2 are connected between the gate of the transistor Tr_5 and an input terminal IN in series.例文帳に追加

７Ｔｒ３Ｃで構成されるインバータ回路において、高電圧線Ｌ_H側のトランジスタＴｒ_5，Ｔｒ_2のゲート−ソース間に容量素子Ｃ_1，Ｃ_3が接続され、トランジスタＴｒ_5のゲートと入力端子ＩＮとの間に容量素子Ｃ_1，Ｃ_2が直列挿入されている。 - 特許庁

First and second envelope detection circuits (10 and 20) have resistor sequences (110 and 210), capacitive elements (120 and 220) connected in parallel with the resistor sequences, and transistors (101 and 201) connected in between the connection points of the resistor sequences and the capacitive elements, and a prescribed voltage node, respectively.例文帳に追加

第１及び第２の包絡線検波回路（１０、２０）は、それぞれ、抵抗列（１１０、２１０）と、抵抗列に並列接続された容量素子（１２０、２２０）と、抵抗列と容量素子との接続点と所定の電圧ノードとの間に接続されたトランジスタ（１０１、２０１）とを有する。 - 特許庁

This semiconductor memory is provided with a pair of complementary data bus DB, DB#, capacitive elements C01, C02 corresponding to even-numbered addresses, an equalizing circuit TE, an amplifier 10, capacitive elements C11, C12 corresponding to odd-numbered addresses, an equalizing circuit TO, and an amplifier 11.例文帳に追加

本発明による半導体記憶装置は、相補データバス対ＤＢ、ＤＢ♯、偶数アドレス対応の容量素子Ｃ０１，Ｃ０２、イコライズ回路ＴＥおよび増幅器１０、ならびに奇数アドレス対応の容量素子Ｃ１１，Ｃ１２、イコライズ回路ＴＯおよび増幅器１１を備える。 - 特許庁

To provide a metallized film capacitor formed by storing a plurality of capacitive elements using metallized films into a case having an opening portion and charging a filling resin into the casing, wherein stress applied to the individual capacitive elements is reduced by suppressing deformation of the case when the charged resin is solidified.例文帳に追加

金属化フィルムを使用した複数のコンデンサ素子を開口部があるケースに収納し、充填樹脂を充填した金属化フィルムコンデンサにおいて、充填する樹脂が固化するときの、ケースの変形を抑制し、個々のコンデンサ素子にかかるストレスを軽減することを課題とする。 - 特許庁

Moreover, a means fo notifying that the supply voltage VDD has reached a sufficient value for operating the P-channel MOS transistor Mp and the N-channel MOS transistor Mn by other elements such as transistor elements M1, M3, M2, without resistive elements and capacitive elements.例文帳に追加

また、抵抗素子および容量素子を含むことなく、それ以外の例えばトランジスタ素子Ｍ１，Ｍ３，Ｍ２等により、電源電圧ＶＤＤがＰチャネルＭＯＳトランジスタＭｐとＮチャネルＭＯＳトランジスタＭｎが動作可能となる値になったことを知らせる手段を構成する。 - 特許庁

To provide a capacitor device which suppresses vibrations without making capacitance small by reducing variations in amplitude among a plurality of capacitive elements.例文帳に追加

複数のコンデンサ素子の振幅のばらつきを低減し、静電容量を小さくすることなく振動を抑制したコンデンサ装置を提供すること。 - 特許庁

Moreover, open stubs 41, 42 composing capacitive elements for compensation of reactance components of the isolation resistors, are prepared in positions where the resistance film 32 is placed.例文帳に追加

また、抵抗膜３２を配置した位置に、アイソレーション抵抗リアクタンス成分補償用容量素子を構成するオープンスタブ４１、４２を設けた。 - 特許庁

The dot 81c is formed in a position between the dots 81a and 81b in a direction perpendicular to the laminating direction of the capacitive elements 10-60.例文帳に追加

ドット８１ｃは、コンデンサ素子１０〜６０の積層方向に垂直の方向においてドット８１ａ、８１ｂの間の位置に設けられている。 - 特許庁

Thus, distortion generated from the variable capacitive elements 8a-8c on a pre-stage of the fixed capacitor 7 can be suppressed by the fixed capacitor 7.例文帳に追加

これにより、固定キャパシタ７の前段の可変容量素子８ａ〜８ｃから発生する歪みを固定キャパシタ７で抑圧することができる。 - 特許庁

In addition, the conductive layer is protected from capacitive coupling with other constitution elements of the device by arranging a separator layer 22 under the layer 4.例文帳に追加

またセパレータ層（２２）を導電層の下に配置することによって、装置の他の構成要素との容量性結合から導電層を保護する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can prevent short circuiting between lower electrodes of adjacent capacitive elements, even if a device is made fines.例文帳に追加

素子の微細化が進んでも隣接する容量素子の下部電極間のショートを防止できる半導体装置の製造方法を提供する。 - 特許庁

To provide the driving device of a display panel capable of reducing wasteful power consumption due to charging currents of capacitive light emitting elements.例文帳に追加

容量性発光素子の充電電流による無駄な電力消費を低減させることができる表示パネルの駆動装置を提供する - 特許庁

The semiconductor device comprises: a plurality of first capacitor holes 52 bored in an insulating layer; DRAM cells comprising capacitive elements C formed in the first capacitor holes 52 and transistors Tr coupled to the capacitive elements C; a plurality of second capacitor holes 40 bored in the insulating layer; and fuse elements (31, 51) formed between the second capacitor holes 40.例文帳に追加

この半導体装置は、絶縁層に設けられた複数の第１キャパシタ孔５２と、第１キャパシタ孔５２に形成された容量素子Ｃと、容量素子Ｃと結合するトランジスタＴｒとからなるＤＲＡＭセルと、絶縁層に設けられた複数の第２キャパシタ孔４０と、第２キャパシタ孔４０の間に形成されるフューズ素子（３１、５１）と、を備えている。 - 特許庁

An integrated passive component 5 is constructed by forming a plurality of conductive layers and insulating layers on a semiconductor substrate to form inductor elements 111a, 111b, 111c and capacitive elements 112a, 112b, 112c.例文帳に追加

半導体基板上に複数の導体層および絶縁層を形成して、インダクタ素子１１１ａ，１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃを形成することにより、集積受動部品５を形成する。 - 特許庁

To secure a high breakdown voltage for the TFTs and capacitive elements formed on the same substrate and provide a thin-film semiconductor device which can improve the capacitance of the capacitive element, and to provide an electro-optical device, and electronic equipment.例文帳に追加

同一基板上に形成されたＴＦＴと容量素子に対して、高い耐電圧を確保するとともに、容量素子の静電容量を向上可能な薄膜半導体装置、電気光学装置、および電子機器を提供すること。 - 特許庁

To reduce the load on a driving circuit and reduce the power consumption by inserting step-up capacitive elements between electrodes and the driving circuit to obtain a high electrode voltage from a low driving voltage using the electric charges accumulated in the capacitive element.例文帳に追加

電極と駆動回路との間に昇圧用の容量素子を挿入し、この容量素子にためた電荷により、低い駆動電圧で高い電極電圧を得、これにより駆動回路の負荷の軽減と、消費電力の低減を図る。 - 特許庁

In a liquid crystal display device having a pixel transistor using oxide semiconductor material and two capacitive elements in each pixel, one capacitive element is made of material having translucency to improve an aperture ratio of the pixel.例文帳に追加

酸化物半導体材料を用いた画素トランジスタ及び２つの容量素子を各画素に有する液晶表示装置において、一方の容量素子は、透光性を有する材料で構成し、画素の開口率を向上させる。 - 特許庁

In this case, the control circuit 3 regulates the capacity of the variable capacity section 2 by turning on the one or two or more capacitive elements according to the results of the comparison.例文帳に追加

この場合、制御回路３は、比較結果に応じて一又は二以上のスイッチング素子をオンにして可変容量部２の容量を調整する。 - 特許庁

To provide a display panel driving device reduced in noise or the like at the time of driving a display panel such as a PDP comprising capacitive light emitting elements.例文帳に追加

ＰＤＰなどの容量性発光素子を含む表示パネルの駆動時における騒音等を低減させた表示パネル駆動装置を提供する。 - 特許庁

On the other hand, the output end of an exciter 5 is subjected to electrostatic capacitive coupling (c_1 and c_2) to each opening end of the two L-shaped antennal elements.例文帳に追加

一方、励振器５の出力端が、上記２個のＬ字形アンテナ素子それぞれの開放端に対して静電容量結合（ｃ_１，ｃ_２）されている。 - 特許庁

To improve the surge durability of capacitive elements of a shunt circuit, included in a high-frequency switch circuit device, without changing the manufacturing processes or adding protective diodes.例文帳に追加

製造プロセスの変更や保護ダイオードの追加なしに、高周波スイッチ回路装置に含まれるシャント回路の容量素子のサージ耐量を向上させる。 - 特許庁

A laminated body where an insulator and a conductor are alternately laminated is formed as a material, and it incorporates at least inductance elements 2 and a capacitive element 3.例文帳に追加

絶縁体と導体とが交互に積層された積層体を素材として作製され、少なくともインダクタンス素子２と容量素子３とを内蔵する。 - 特許庁

Capacitive elements C1 and C2 are connected in series to the gate of the transistor Tr2, and connected in parallel to the source of the transistor Tr2.例文帳に追加

トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 - 特許庁

To apply a voltage which has a larger potential difference than before to a capacitive load without making respective elements, constituting a driving circuit, high in breakdown voltage.例文帳に追加

駆動回路を構成する各素子の耐圧を高くすることなく、従来よりも大きな電位差を有する電圧を容量性負荷に印加できるようにする。 - 特許庁

After the step of forming the cathode portion 30, the individual piece portions 11S are cut out of the connection portion so as to separate the plurality of capacitive elements EC from one another.例文帳に追加

陰極部３０を形成する工程の後に、複数のコンデンサ素子ＥＣを互いに分離するために連結部から個片部１１Ｓが切り出される。 - 特許庁