「chip size」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

When a writing data size instructed from a host processor 21 is equal to one sector size, writing data is stored in a flash memory chip 13 where a memory block size is one sector.例文帳に追加

ホスト処理装置２１から指示される書き込みのデータサイズが、１セクタサイズに等しい場合、書き込みデータを、メモリブロックサイズが１セクタであるフラッシュメモリチップ１３に格納する。 - 特許庁

When the writing data size instructed from the host processor 21 is that except for one sector size, writing data is stored in a flash memory chip 14 where the memory block size is four sectors.例文帳に追加

ホスト処理装置２１から指示される書き込みのデータサイズが、１セクタサイズ以外の場合、書き込みデータを、メモリブロックサイズが４セクタであるフラッシュメモリチップ１４に格納する。 - 特許庁

Preferably, the metal foil chip has an average thickness of 30-100 nm, a 50% average particle size of ≥1.0 μm and ≤4.0 μm and the maximum particle size in a particle size distribution of ≤12 μm.例文帳に追加

該金属箔片は、平均厚み３０〜１００ｎｍ、かつ５０％平均粒子径が１．０μｍ以上４．０μｍ以下、粒度分布における最大粒子径が１２μｍ以下であることが好ましい。 - 特許庁

The chip size package comprises a semiconductor chip having a front surface and a rear surface, a plurality of electrodes formed on the front surface of the semiconductor chip, a resin covering the front surface of the semiconductor chip, and a plurality of solder balls 601-605 connected electrically with the plurality of electrodes, respectively, wherein a reinforcing plate 50 is provided on the rear surface of the semiconductor chip.例文帳に追加

表面と裏面とを有する半導体チップと、前記半導体チップの表面に形成された複数の電極と、前記半導体チップの表面を覆う樹脂と、前記複数の電極にそれぞれ電気的に接続された複数の半田ボール６０１〜６０５とを有するチップサイズパッケージにおいて、前記半導体チップの前記裏面に補強板５０が設けられている。 - 特許庁

A chip-protecting layer that protect the semiconductor chip 2 with respect to an external force is adhered on side surfaces of a semiconductor chip 2, having electrode pads 3 on its surface to constitute the chip-size semiconductor device, wherein the protecting layer is composed of thermosetting epoxy resin, and has a height of about 200-250 μm from the chip surface and a thickness of 80-110 μm.例文帳に追加

表面に電極パッド３を備えた半導体チップ２の側面に、表面から約２００〜２５０μｍ高さで約８０〜１１０μｍ程度の厚さを有する熱硬化性エポキシ樹脂材からなり外力に対し半導体チップ２を保護するチップ保護層を固着してチップサイズ半導体装置を構成する。 - 特許庁

In the photomask, a chip pattern layout area 2 includes a mark pattern portion 3 including mark patterns 5, 6 to transfer marks onto a wafer, separately from a semiconductor chip pattern portion 1, and therefore, the chip size of the semiconductor chip can be reduced compared to a mask having a semiconductor chip pattern portion including a mark pattern.例文帳に追加

このフォトマスクでは、チップパターン配置領域２が、マーク類をウエハ上に転写するためのマークパターン５、６を含むマークパターン部３を半導体チップパターン部１とは別個に有するので、半導体チップパターン部がマークパターンを含んでいる場合に比べて、半導体チップのチップサイズを縮小できる。 - 特許庁

A plurality of the semiconductor integrated circuit chips are stacked upward in descending order of the chip size, balls or bumps are arranged on the top of the main surface of the most upper semiconductor integrated circuit chip, and the semiconductor integrated circuit chip is resin sealed in the size regulated by the chip size of the lowest semiconductor integrated circuit chip with its balls and bumps exposed.例文帳に追加

複数の半導体集積回路チップがチップサイズの大きさが小さくなる順に上方向に積層され、最上層の半導体集積回路チップの主表面の上部に外部接続用のボール又はバンプが設けられ、これら積層された半導体集積回路チップがボール又はバンプを露出して最下層の半導体集積回路チップのチップサイズで規定される大きさに樹脂封止された半導体集積回路装置。 - 特許庁

To miniaturize a package size by reducing an area for wire-bonding a hollow package and a semiconductor device chip.例文帳に追加

中空パッケージと半導体素子チップをワイヤボンディングする領域を縮小することで、パッケージサイズを小型化する。 - 特許庁

To reduce access cycle time without enlarging a chip size in a semiconductor memory having an error correcting function.例文帳に追加

エラー訂正機能を有する半導体メモリにおいて、チップサイズを大きくすることなくアクセスサイクル時間を短縮する。 - 特許庁

To provide a piezoelectric device which can be made thinner than a conventional chip size package, and a manufacturing method thereof.例文帳に追加

従来のチップサイズパッケージよりもさらに薄型化することができる、圧電デバイスおよびその製造方法を提供する。 - 特許庁

To provide a method for manufacturing a chip inductor which is high in production efficiency, easily made small in size and high in inductor performance.例文帳に追加

生産効率が高く、小型化が容易であり、インダクタとしての性能も高いチップインダクタの製造方法を提供する。 - 特許庁

The other IC chip is provided in an area formed as a micro size card dismountable from the main part of the carrier board.例文帳に追加

また、他方のＩＣチップは、キャリア基板の主要部から取り外し可能なマイクロサイズカードとして形成された領域に設けられる。 - 特許庁

To provide a signal processing device capable of correcting firmware afterwards while effectively avoiding an increase of chip size.例文帳に追加

チップサイズの増加を有効に抑えながら、事後的にファームウェアの修正が可能な信号処理装置を提供すること。 - 特許庁

To provide a small-sized semiconductor device where many electrodes for connecting to external circuits are arranged inside a semiconductor chip size.例文帳に追加

外部回路と接続するための多数の電極が、半導体チップサイズの内側に配列された、小型の半導体装置を提供する。 - 特許庁

By arranging the wiring and bare chip in build-up structure, the arrangement of electrodes and the size of parts cannot be restricted.例文帳に追加

配線やベアチップをビルドアップ構造で配置することで、電極配置や部品サイズなどの制約を受けることがない。 - 特許庁

DEVICE FOR CACHE COMPRESSION ENGINE INCREASING EFFECTIVE CACHE SIZE BY DATA COMPRESSION OF ON-CHIP CACHE例文帳に追加

オンチップキャッシュのデータ圧縮により有効キャッシュサイズを増大させるキャッシュ圧縮エンジンのための装置 - 特許庁

To provide a display apparatus driving circuit capable of setting an optimal driving capability for every output amplifier without enlarging a chip size.例文帳に追加

チップサイズを大きくすることなく、出力アンプ毎に最適な駆動能力を設定することができる表示装置駆動回路を提供することである。 - 特許庁

To miniaturize a semiconductor device when a semiconductor chip of the same size is mounted in a semiconductor package.例文帳に追加

半導体パッケージに同一サイズの半導体チップを搭載する場合において、その半導体装置の小型化を図る。 - 特許庁

To obtain a thin resin-sealed semiconductor device of a small size having bonding wires not in contact with the edge of a semiconductor chip.例文帳に追加

ボンディングワイヤーが半導体チップのエッジに接触することのない小型で薄型の樹脂封止型半導体装置を得る。 - 特許庁

To reduce displacement between bonding wiring lines and electrodes of a semiconductor element due to variation in size of a wiring board during bare chip mounting.例文帳に追加

ベアチップ実装において、配線基板の寸法変化による接合用配線列と半導体素子の電極の間の位置ずれを緩和する。 - 特許庁

To provide a semiconductor circuit in which a circuit scale is reduced and a semiconductor integrated circuit chip whose size is reduced by integrating the semiconductor circuit.例文帳に追加

回路規模を低減した半導体回路とこの半導体回路を集積して小型化を可能とした半導体集積回路チップを提供する。 - 特許庁

And, by decreasing the cell size, the overall design layout area of a chip may also be decreased.例文帳に追加

さらに、セル・サイズを減少することによって、チップの全体的な設計レイアウトも減少させることができる。 - 特許庁

SEMICONDUCTOR WAFER, SEMICONDUCTOR ELEMENT USING THE SAME, WAFER LEVEL CHIP SIZE PACKAGE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT例文帳に追加

半導体ウェーハとそれを用いた半導体素子及びウェーハ・レベル・チップ・サイズ・パッケージ並びに半導体素子の製造方法 - 特許庁

To provide a layout design apparatus capable of designing a semiconductor integrated circuit so that a chip size becomes small.例文帳に追加

チップサイズが小さくなるように、半導体集積回路を設計できるレイアウト設計装置を提供する。 - 特許庁

To attain the reduction of on-state current while raising withstanding voltage without enlarging chip size, in a semiconductor device having a high withstanding voltage transistor.例文帳に追加

高耐圧トランジスタを有する半導体装置において、チップサイズを大きくすることなく、高耐圧化と同時にオン電流の低減を図る。 - 特許庁

To provide a semiconductor package of a chip size capable of responding to a semiconductor element small in an electrode pad pitch.例文帳に追加

電極パッドピッチが狭い半導体素子にも対応できるチップサイズの半導体パッケージを提供する - 特許庁

A chip component 1 is one including an element 10 and external electrodes 11, 11 and having a size of 0.6 mm long ×0.3 mm wide.例文帳に追加

チップ部品１は、素体１０と外部電極１１，１１とを有した長さ×幅サイズ０．６ｍｍ×０．３ｍｍの部品である。 - 特許庁

To provide a semiconductor device having a chip size in which an active element can emit and/or receive light without performing wire connection or silicon penetration.例文帳に追加

ワイヤー接続やシリコン貫通を行うことなく、能動素子の受光及び／又は発光が可能なチップサイズの半導体装置を提供する。 - 特許庁

To provide a chip size package in which an LSI can be reinforced mechanically and can be segmented surely from a wafer.例文帳に追加

ＬＳＩを機械的に補強することができ、確実にウエハから切り出しを行うことができるチップサイズパッケージを提供する。 - 特許庁

After layout in IC layout processing, the integration density is calculated from a real chip size and automatically stored in the data base 40.例文帳に追加

また、ＩＣレイアウト処理でレイアウト後、実際のチップサイズから集積密度を算出し、データベース４０に自動的に記憶する。 - 特許庁

To integrate a MOSFET and a Schottky barrier diode on the same semiconductor substrate, to suppress power consumption, and to reduce a chip size.例文帳に追加

同一半導体基板に、ＭＯＳＦＥＴとショットキーバリアダイオードを集積し、消費電力を抑制し、チップサイズを縮小する。 - 特許庁

To reduce costs due to the miniaturization of the chip size of an LSI, and to attain serial data transfer without deteriorating a transfer rate.例文帳に追加

ＬＳＩのチップサイズの小型化によりコストダウンを図りつつ、転送レートが低下することのないシリアルデータ転送を可能にする。 - 特許庁

To suppress the occurrence of static electricity failure associated with proximity with a circular upper light shielding film of a TFT substrate and a pad, without enlarging chip size.例文帳に追加

ＴＦＴ基板の環状の上層遮光膜とパッドとの近接に伴う静電気不良の発生をチップサイズを大きくすることなく抑制する。 - 特許庁

To provide the manufacturing method of a semiconductor package for manufacturing the semiconductor package of the same size as a semiconductor chip at a low cost.例文帳に追加

半導体チップと同一同一サイズの半導体パッケージを、低コストで製造する半導体パッケージの製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit with a built-in A/D converter capable of performing high-accuracy A/D conversion while suppressing expansion in chip size.例文帳に追加

チップサイズの増大を抑制しつつ高精度のＡ／Ｄ変換が可能なＡ／Ｄ変換器を内蔵した半導体集積回路を提供する。 - 特許庁

To provide a non-volatile semiconductor device capable of making a peripheral circuit region compact, and making a chip size compact.例文帳に追加

周辺回路領域のコンパクト化を図ることができ、チップサイズのコンパクト化を図ることができる不揮発性半導体装置を提供する。 - 特許庁

To attain both of a small chip size and high efficiency in a multimode interference (MMI) semiconductor laser.例文帳に追加

マルチモード干渉（Ｍｕｌｔｉｍｏｄｅ Ｉｎｔｅｒｆｅｒｅｎｃｅ、ＭＭＩ）半導体レーザにおいて小チップサイズ化と高効率化を両立させること。 - 特許庁

To provide a method for manufacturing a chip size package in which an LSI can be reinforced mechanically and can be segmented surely from a wafer.例文帳に追加

ＬＳＩを機械的に補強することができ、確実にウエハから切り出しを行うことができるチップサイズパッケージの製造方法を提供する。 - 特許庁

On a semiconductor substrate 10 which constitutes one chip-size package, a first photodetector PD1 and a second photodetector PD2 are formed.例文帳に追加

１つのチップサイズパッケージを構成する半導体基板１０に、第１の受光素子ＰＤ１及び第２の受光素子ＰＤ２が形成されている。 - 特許庁

To electrically isolate a virtual ground type memory cell array region and a virtual ground type dummy cell array region by suppressing increase in the chip size.例文帳に追加

チップサイズの増加を抑えて、仮想接地型メモリセルアレイ領域と仮想接地型ダミーセルアレイ領域とを電気的に分離すること。 - 特許庁

To obtain a semiconductor device formed on a semiconductor substrate in which an SOI structure and a bulk structure are mixedly mounted without increasing a chip size.例文帳に追加

ＳＯＩ構造とバルク構造とが混載された半導体基板上に形成された半導体装置を、チップサイズを増大させずに得る。 - 特許庁

To provide a crystal oscillator further reduced in size and height by using an LSI chip as a lid of a ceramic package.例文帳に追加

ＬＳＩチップをセラミックパッケージの蓋体（リッド）として用いることによる水晶発振器の小型化、低背化の促進である。 - 特許庁

To reduce the chip size of an output circuit that drives a cold cathode electron emission element, such as MIN type electron emission element.例文帳に追加

ＭＩＭ型電子放出素子等の冷陰極電子放出素子を駆動する出力回路のチップサイズを小さくする。 - 特許庁

To provide a crystal oscillator employing a crystal blank downsized up to nearly the same size as that of an IC chip.例文帳に追加

ＩＣチップとほぼ同一サイズまで小型化した水晶ブランクを用いた水晶発振器を提供すること。 - 特許庁

To provide a semiconductor device for decreasing a chip size of the semiconductor device enabling package processing with a thin thickness and surface mounting.例文帳に追加

厚みの薄いパッケージ加工および表面実装が可能な、半導体装置のチップサイズを小さくできる半導体装置の提供。 - 特許庁