「chip size」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To provide an apparatus for measuring surface plasmon resonance for detecting/quantitatively determining a plurality of detection materials, at the same time, a surface plasmon sensor used for the apparatus for measuring surface plasmon resonance and a detection chip used for the surface plasmon sensor, and for inexpensively and stably detecting/quantitatively determining a plurality of the materials to be detected, at the same time and to make the overall size compact.例文帳に追加

多数の検知対象物質の検出・定量を一度にまとめて行う表面プラズモン共鳴測定装置及び、その表面プラズモン共鳴測定装置で使用する表面プラズモンセンサー、その表面プラズモンセンサーで使用する検知チップであって、安価にかつ安定に多数の検知対象物質の検出・定量を同時に行うことを可能にしつつ、全体のコンパクト化を図ること。 - 特許庁

While an anisotropic conductive film which is united with and common to a chip-on-glass mount portion and a film-on-glass portion is used, an insulating film or another anisotropic conductive film which contain conductive particles differing in particle size from conductive particles that said anisotropic conductive film contains is used for the film-on-glass mount portion over the former anisotropic conductive film.例文帳に追加

チップ・オン・ガラス実装部とフィルム・オン・ガラス実装部に一体で共通の異方性導電フィルムを用いると同時に、フィルム・オン・ガラス実装部にはさらに異方性導電フィルムに重ねて、絶縁性フィルム、または先の異方性導電フィルムに含まれる導電粒と粒径の異なる導電粒を含む別の異方性導電フィルムを用いる構成をとる。 - 特許庁

To reduce size and weight, without having to lower step-up voltage by the boosting capacitors in a liquid crystal display device where a semiconductor chip 5 and boosting capacitors 8a, 8a', 8b, 8b' are mounted on the surface of a stick-out part 4 arranged for one transparent substrate 2 of the two stuck transparent substrates 2, 3.例文帳に追加

貼り合わせた二枚の透明基板２，３のうち一方の透明基板２に設けたはみ出し部４の表面に、半導体チップ５と昇圧用コンデンサ８ａ，８ａ′，８ｂ，８ｂ′とを搭載した液晶表示装置において、前記昇圧用コンデンサによる昇圧電圧を低下することなく、小型・軽量化を図る。 - 特許庁

Thus, in an constitution wherein a high frequency is used as a frequency in a steady load state by taking the response delay of the overcurrent protecting operation into account, the overcurrent detection output is supplied to the oscillation frequency changing circuit 18 via the RS flip-flop circuit 12 to eliminate a time constant circuit for avoiding hunting, so that a chip size of an integrated circuit itself can be reduced.例文帳に追加

こうして過電流保護動作の応答遅れを考慮することで、定常負荷時の周波数を高周波化するようにした構成において、過電流検知出力を、ＲＳフリップフロップ回路１２を介して発振周波数低下回路１８に与えることで、ハンチングを防止するための時定数回路を不要し、集積回路自体のチップサイズも小型化することができる。 - 特許庁

To provide a motor power supply control system for electric vehicles, which is effective in protecting system equipment, especially a motor controller and enables reduction in cost and size, by adopting IPS obtained by integrating MOSFET devices into one chip, as a semiconductor switching element, instead of a precharging circuit comprising a mechanical relay and a charging resistor and thereby limiting overcurrent at startup.例文帳に追加

機械式リレーや充電抵抗からなるプリチャージ回路に代えて、半導体スイッチング素子としてＭＯＳ型ＦＥＴによるデバイスを１チップ化したＩＰＳを採用することで、起動時の過電流制限を行って系統機器、特にモータコントローラの保護に有効で、コスト低減や小型化が可能な電気自動車のモータ電力供給制御システムを提供する。 - 特許庁

A high-concentration n-type diffusion layer 116 is formed in an isolation region 115 to reduce collector currents flowing through a parasitic npn transistor 102, thereby providing the drive circuit and the data line driver which improves resistance to noises between adjacent terminals while inhibiting an increase in a chip size, using a normal CMOS process.例文帳に追加

分離領域１１５に高濃度Ｎ型拡散層１１６を設けることにより、寄生ＮＰＮトランジスタ１０２のコレクタ電流を削減することができるので、通常のＣＭＯＳプロセスを用いて、チップサイズを抑制しながら隣接端子間のノイズに対する耐性を向上することのできる駆動回路およびデータ線ドライバを提供することができる。 - 特許庁

To reduce the size and weight of a liquid crystal display device constituted by providing one transparent substrate 1 of two sheets of the transparent substrates laminated across liquid crystals sealed therebetween with a protruding section 1a which protrudes from one flank 2a of the other transparent substrate 2. mounting a semiconductor chip 3 on its surface and forming a plurality of connecting terminals 4.例文帳に追加

液晶を封入して貼り合わせた二枚透明基板のうち一方の透明基板１に、他方の透明基板２における一つの側面２ａより突出するはみ出し部１ａを設けて、この表面に、半導体チップ３を搭載するとともに、複数個の接続用端子電極４を形成して成る液晶表示装置において、その小型・軽量化を図る。 - 特許庁

The adhesive sheet for dicing is ideally used for the manufacturer, or the like of the electronic component for dicing a sealing resin package sealed by an epoxy resin, concretely an electronic component assembly, such as a ball grid array (BGA), a chip-size package (CSP), a stack memory module, and a system on module.例文帳に追加

ダイシング用粘着シートは、エポキシ樹脂で封止された封止樹脂パッケージ、具体的にはボール・グリッド・アレイ（ＢＧＡ）、チップ・サイズ・パッケージ（ＣＳＰ）、スタック・メモリー・モジュール、システム・オン・モジュール等の電子部品集合体をダイシングする電子部品の製造等に好適に用いられる。 - 特許庁

To provide a power supply voltage drop simulation method for a semiconductor integrated circuit, capable of simulating the drop of power supply voltage due to resistance of a power supply wire in a semiconductor integrated circuit before layout design in a short time so as to reduce the design processing cost and heighten the accuracy of estimating the chip size at the initial stage of design.例文帳に追加

レイアウト設計前に半導体集積回路内部の電源配線の抵抗による電源電圧のドロップを短時間でシミュレーションすることができ、設計処理コストの低減化と、設計初期段階でのチップサイズの見積りの高精度化を図ることができる半導体集積回路の電源電圧ドロップ・シミュレーション方法を提供する。 - 特許庁

To provide a reliable semiconductor integrated circuit device which can suppress thermal deformation of the circuit device and reduce distortion generated in a metallic bump and so on, by coping with reduction in the connection life of the metallic bump caused by the thermal deformation of the circuit device increased with an increased size of an LSI chip.例文帳に追加

本発明の課題は、ＬＳＩチップの大型化に伴い増大する半導体集積回路装置の熱変形に起因した、金属バンプ等の接続寿命低下に対処して、半導体集積回路装置の熱変形を抑制し、金属バンプ等に発生するひずみを低減した高信頼度の半導体集積回路装置を提供すること。 - 特許庁

To provide a solid-state imaging element and an imaging system which can obtain a good image of which SN ratio reduction is suppressed while suppressing increase in a chip size of an imaging element even when areas having respectively different luminance values exist in an imaging surface and while suppressing increase in power consumption of a sensor without performing complicated processing.例文帳に追加

撮像面内に輝度の異なる領域がある場合にも、撮像素子のチップサイズが増加することを抑制しつつ、煩雑な処理を行わずに、センサの消費電力の増大を抑制しつつ、さらにＳＮ比の低下を抑制した良好な画像を得ることができる固体撮像素子を及び撮像システムを提供することを目的とする。 - 特許庁

The sealing method protects electrical connections of a semiconductor chip by supplying a sealant having a semisolid property which is flexible under a room temperature in a prescribed size to processes, and relatively positioning and temporarily placing it on electrical connections and melting and solidifying the sealant to seal and protect the electrical connections.例文帳に追加

半導体チップの電気接合部の保護を行う封止方法において、常温下で可撓性を有する半固形状態の性状を有する封止剤を所定の寸法にて工程へ供給し、電気接合部に対する相対的な位置合わせおよび仮置きを行い、該封止剤を溶融硬化させることで該電気接合部の封止保護を行うことを特徴とする電気接合部の封止方法。 - 特許庁

A wiring structure estimating device 103 receives actual design data of a semiconductor integrate circuit from a design data input device 101 and data of a wiring structure from a wiring structure input device 102, respectively, and calculates chip size, performance, etc., when the design data is realized as the wiring structure.例文帳に追加

配線構造評価装置１０３は、設計データ入力装置１０１から実際の半導体集積回路の設計データを、配線構造入力装置１０２から配線構造の情報をそれぞれ受け取り、当該設計データを当該配線構造において実現した場合のチップサイズ、性能等を算出する。 - 特許庁

The number fuses required for relief of all pair fault can be reduced by providing a logic of upper pair (or lower pair) to the IO selecting circuit and thereby a chip size can be reduced as much as in the semiconductor memory device using more IO lines or word lines.例文帳に追加

ヒューズ信号ＰＡＩＲがハイレベルの時は、共にローレベルであるヒューズ信号ＦＩＯ０とＦＩＯ１で活性化される一つのＩＯ選択信号ＩＯＳＥＬ６に対する上位ＩＯペアＩＯ７を選択するＩＯ選択信号ＩＯＳＥＬ７を活性化でき、ヒューズ信号ＰＡＩＲがローレベルの時はＩＯ選択信号ＩＯＳＥＬ６に対する下位ＩＯペアＩＯ５を選択するＩＯ選択信号ＩＯＳＥＬ５を活性化できる。 - 特許庁

It is characterized by preventing a flaw from being produced on an adjacent wafer contacted to a vacuum absorption chip by providing a V-shaped channel 11 matching to a wafer size and a bump portion 14 for protection from over inserting, in handling the wafer corresponding among wafers 20 stored in a wafer carrier.例文帳に追加

ウェ−ハキャリア内に保管されているウェ−ハ２０の中から、該当のウェ−ハをハンドリングする際に、ウェ−ハサイズに合うＶ字型の溝１１と、過剰挿入防止用の突起部１４とを設けることにより、真空吸着チップと隣のウェ−ハが接触し、ウェ−ハにキズが発生する事を防止することを特徴とする。 - 特許庁

To provide a shadow mask with a slot structure capable of having beam spots of a given size and shape land on phosphors of a cathode-ray tube by suppressing a chip of electron beams even in case an incident angle of the beams becomes large like a recent thin cathode-ray tube with a high deflection angle.例文帳に追加

高い偏向角を有する近年の薄型ブラウン管のように電子ビームの入射角が大きくなった場合であっても、電子ビームの欠けを極力抑えてブラウン管の蛍光体上に所定大きさと形状のビームスポットをランディングさせることができるスロット構造を有するシャドウマスクを提供する。 - 特許庁

To provide a cache controller that suppresses peak current, permits normal operation even for a configuration using power wiring of usual wiring width, prevents the chip size from becoming larger, lessens production costs and permits high speed operation and a computer system having the cache controller.例文帳に追加

ピーク電流を抑え、通常の配線幅の電源配線による構成の場合であっても正常に動作させることができ、チップサイズが大きくなるのを防止し、製造コストを低減するとともに高速動作を可能としたキャッシュコントローラおよび該キャッシュコントローラを備えたコンピュータシステムを提供すること。 - 特許庁

To provide an inductor element capable of making a DC-DC converter module compact in size and small in occupancy space by mounting an IC chip on an inductor element surface, the DC-DC converter module equipped with the inductor element, and to provide a method of manufacturing the DC-DC converter, and an electronic apparatus.例文帳に追加

インダクタ素子表面にＩＣチップを搭載することができることによりＤＣ／ＤＣコンバータモジュールを小型化・省スペース化することができるインダクタ素子、このインダクタ素子を備えたＤＣ／ＤＣコンバータモジュール、ＤＣ／ＤＣコンバータモジュールの製造方法、及び電子機器を提供する。 - 特許庁

To provide a flat capacitor, and a chip size package using it, suitable for use in high frequency range in which a capacitance required for a multilayer ceramic capacitor for use in an electronic circuit is ensured while reducing ESL by shortening the connection path between the capacitor and an LSI.例文帳に追加

コンデンサとＬＳＩとの間の接続経路をより短くすることによってＥＳＬをさらに低減しつつ、電子回路に用いられる積層セラミックコンデンサに求められている静電容量を確保すると共に、高周波領域における使用に適した板状コンデンサおよびこのコンデンサを用いたチップサイズパッケージを提供すること。 - 特許庁

A non-contact recognition type IC chip 11 electrically connects a fine antenna 12 and is sealed into a flexible plastic film 13 in a state including the antenna 12, the film 13 is cut off to a plane shape of suitable size and the opposite side film surface 15 of the antenna 12 is used for a junction surface.例文帳に追加

非接触認識型ＩＣチップ１１が、微小アンテナ１２を電気的に接続し、そのアンテナ１２も含めてフレキシブル・プラスチック・フィルム１３の中に封じ込められ、そして、そのフレキシブル・プラスチック・フィルム１３が、適当な大きさの平面形状に裁断されてそのアンテナ１２の反対側フィルム面１５を接合面に用いる。 - 特許庁

Since the part in an insulation layer 16 formed on a base board 1 around the semiconductor structure 4 is dead space except a vertical conduction part 46, an overall size including a circuit board can be reduced furthermore when chip components 29 of a capacitor, a resistor and the like provided beneath a wiring board 17 is buried in the dead space.例文帳に追加

半導体構成体４の周囲におけるベース板１上に設けられた絶縁層１６内の上下導通部４６を除く部分はデッドスペースであるため、このデッドスペース内に、配線板１７下に設けられたコンデンサや抵抗等からなるチップ部品２９を埋め込むと、回路基板を含む全体としてのより一層の小型化を図ることができる。 - 特許庁

A crystal oscillator 27 electrically connected to an integrated circuit 24 accommodated in a recess section 22 and arranged so as to cover the top surface of the recess section 22 has a configuration in which bases 21 are made substantially equal in size and chip capacitors 23a and 23b electrically connected to the integrated circuit 24 are attached to the crystal oscillator 27 side.例文帳に追加

凹部２２内に収納された集積回路２４と電気的に接続されるとともに凹部２２の天面側に被せられた水晶振動子２７は、基台２１の大きさを略等しくするとともに、集積回路２４と電気的に接続されたチップコンデンサ２３ａ，２３ｂを水晶振動子２７側へ装着する構成としたものである。 - 特許庁

To reduce the size and cost of an optical module and to improve the mass productivity of the module by more effectively improving the efficiency of signal light coupling between an optical waveguide element and an optical waveguide circuit of which signal light incidence/exit end faces are opposed to each other through a gap in an integrated optical module packaging an optical waveguide element on an optical waveguide circuit platform by a flip- chip mounting.例文帳に追加

光導波路回路プラットフォーム上に光導波路素子がフリップチップ実装された集積光モジュールにおいて、空隙を挟んで信号光の入出射端面が対向する光導波路素子〜光導波路回路間の信号光結合効率を、従来より効果的に改善し、光モジュールの小型化・低コスト化・量産性向上を実現する。 - 特許庁

A metallic cap 40 is fitted onto a substrate 30, where chip parts are mounted and is soldered to a junction part 33 of the substrate 30 via a through-hole 44, that is punched at a nib part 43 of the metallic cap 40, thus eliminating the need for space for soldering around the nib part 43, and hence further reducing the size and weight of the microchip module.例文帳に追加

チップ部品が搭載された基板３０に金属製キャップ４０を冠着し、この金属製キャップ４０の爪部４３に穿設された貫通孔４４を介して、金属製キャップ４０を基板３０の接合部３３にはんだ付けするので、爪部４３の周囲にはんだ付けのためのスペースを設ける必要がなく、マイクロチップモジュールの一層の小型軽量化を図ることができる。 - 特許庁

The area of a PN junction defined by the anode region 4 and the epitaxial layer 2 is increased in the depth direction along the inner wall of the trench in order to sustain the capacitance thus reducing the chip size.例文帳に追加

半導体基板１上に成長された同導電型のエピタキシャル層２上面に設けた多数個のトレンチ３と、前記エピタキシャル層２上面と前記トレンチ３の側面および底面に形成された逆導電型で低不純物濃度のアノード領域４とを備え、該アノード領域４と前記エピタキシャル層２で形成されるＰＮ接合領域の面積を前記トレンチ内壁に沿って深さ方向に増大させて容量値を維持してチップを小型化することを可能にした。 - 特許庁

A plurality of carbon fiber chips 11 of desired size, a plurality of friction materials 2 and a resin material 20 for bonding each carbon fiber chip 11 and each friction material 2 together are mixed, put in a die 3 and pressed by a punch 4 to obtain the objective friction member in which the carbon fiber chips 11 and the friction materials 2 are randomly oriented and formed in a predetermined shape.例文帳に追加

所望の大きさにてなる複数の炭素繊維片１１と、複数の摩擦材２と、各炭素繊維片１１と各摩擦材２とを接着するための樹脂材２０とを混合し、混合された各炭素繊維片１１および各摩擦材２および樹脂材２０をダイ３の中に投入し、パンチ４でプレスすることにより、複数の炭素繊維片１１と各摩擦材２とがランダムに配向され所定の形状に成型された摩擦部材を得る。 - 特許庁

The apparatus and method for singularizing, wherein a strip conformation chip size package (W) is cut by window conformation and then cut in X direction and then in Y direction on the singularizing apparatus on which two spindles (31) and (32) comprising a plurality of blades (33) respectively are arranged in a line, completing all process related to singularizing by one flow progressing process.例文帳に追加

本発明は、ストリップ形態のチップサイズパッケージ（Ｗ）をウィンドー形態で切断した後、これをそれぞれ複数個のブレード（３３）で構成される二つのスピンドル（３１）（３２）が一列に装着されたシンギュロライジング装置上で、まずＸ方向の切断を行い、次にＹ方向の切断を行うことにより、シンギュロライジングに関する作業を一度の流れ進行工程で完成させることを特徴とするシンギュロライジング装置及び方法である。 - 特許庁