| 例文 |
counting loopの部分一致の例文一覧と使い方
該当件数 : 26件
When the loop control statement is recognized by the loop list structure analyzing part 11, a loop transformation part 12 registers a leading address of the list structure data processed by the recognized loop control statement in an arrangement element in work, and transforms the loop control statement into a loop control statement for counting a number of the list structure data.例文帳に追加
ループ変形部12は、ループリスト構造解析部11によりループ制御文が認識されたときに、認識されたループ制御文を、リスト構造データの先頭アドレスを作業配列の配列要素に登録するとともにリスト構造データの個数を数えるループ制御文に変形する。 - 特許庁
It also receives a different mat ID on the loop coil 11b to detect a change in the polarity of the electromagnetic field on the loop coil 21b thereby specifying the time counted at a time counting point P2.例文帳に追加
また、ループコイル11b上にて異なるマットIDを受信し、ループコイル21b上の電磁場の変極点を検出して、計時ポイントP2での計時タイムを特定する。 - 特許庁
A phase locked-loop circuit includes first and second counting means 10 and 14 that are connected to first and second registers.例文帳に追加
第一および第二レジスタへ接続された第一および第二計数手段10,14を含む位相同期ループ回路が開示される。 - 特許庁
The method for counting the number of the teeth comprises the steps of placing this apparatus in a molding process for molding by circulating the apparatus in a loop-like state between a pair of molds with teeth, and counting in line without needing another inspecting step.例文帳に追加
この装置を一対の歯付モールド間をループ状に周回して成型される成型過程に置いて、別の検査工程とせずインラインで計数する方法とする。 - 特許庁
A clock signal from a phase locked-loop circuit 13 is supplied to a counter 12, and its counting is stopped by the trigger signal.例文帳に追加
また、カウンタ12には位相ロックループ回路13からのクロック信号が供給され、その計数がトリガー信号によって停止される。 - 特許庁
A pachinko game machine 10 is provided with the first and second random number counters which carry out counting in a loop at a prescribed cycle for generating random numbers.例文帳に追加
本発明に係るパチンコ遊技機10は、乱数を発生させるための所定周期でループ状にカウントする第1及び第2の乱数カウンタを備えている。 - 特許庁
A wireless tag 50 detects a time-counting point based on increase/decrease of the strength of an electromagnetic field generated on a loop antenna 20 and specifies a racing time.例文帳に追加
無線タグ50は、ループアンテナ20上に生成された電磁場の電磁界強度の増減に基づいて、計時ポイントを検出して、競技タイムを特定する。 - 特許庁
To cold start by getting out from loop condition repeating hot start by determination of a CPU itself by arranging a counter counting the number of times of the hot start.例文帳に追加
ホットスタートの回数をカウントするカウンタを設け、CPUが自身の判断でホットスタートを繰り返すループ状態を抜け出して、コールドスタートできるようにする。 - 特許庁
This can make the period of keeping the first and second random number counters from synchronizing each other longer than ever while complicating changes in the starting point of the subsequent one loop of counting as each one loop of counting, thereby enhancing the randomness with the complication of the changing pattern itself of the combination of the numerical values of both the counters.例文帳に追加
これにより第1及び第2の乱数カウンタが同期しない期間を従来よりも長くすることができると共に、1ループ分をカウントする毎に次の1ループ分のカウントの始点が煩雑に変化して両カウンタ数値の組み合わせの変化パターン自体が煩雑になってランダム性が高まる。 - 特許庁
The device further includes a counting unit which counts the maximal value in a plurality of memory cells of the final loop count, which is the loop count at the end of data write to each of the memory cells.例文帳に追加
装置は更に、複数のメモリセルのそれぞれのデータ書き込み完了時の前記ループ回数である最終ループ回数に関し、前記最終ループ回数の前記複数のメモリセルにおける最大値をカウントするカウント部を備える。 - 特許庁
A loop antenna 20 is constituted of an antenna part for setting and an antenna part for counting time.例文帳に追加
ループアンテナ20は、設定用アンテナ部と、計時用アンテナ部とから構成され、信号発生装置10から供給される信号に基づいて、各アンテナ部上に所定の電磁場を生成する。 - 特許庁
The phase-locked loop includes a digital phase detector whish measures the time differences between the ends of scanning of each facet and the ends of counting and stores them in a look-up table.例文帳に追加
フェーズロックループは、各ファセットの走査の終わりとカウントの終わりとの間の時間差を測定し、それらをルックアップテーブル内に格納するディジタル位相検出器を含んでいる。 - 特許庁
A wireless tag 100 receives the same mat ID on a loop coil 11a in a circling course C to count the frequency of circling for the detection of a change in the polarity of the electromagnetic field on the loop coil 21a thereby specifying the time counted at a time counting point P1.例文帳に追加
周回コースCにおいて、無線タグ100は、ループコイル11a上にて同じマットIDを受信して周回数をカウントし、ループコイル21a上の電磁場の変極点を検出して、計時ポイントP1での計時タイムを特定する。 - 特許庁
The first random number counter counts subsequent one loop of numerical values, starting from a point of a numerical value obtained by the addition of a prime number determined by a prime number decision means to the numerical values of the first start value updating counter made at the timing of counting each one loop of numerical values of the first random number counter.例文帳に追加
第1乱数カウンタは、第1乱数カウンタ数値群を1ループ分カウントしたタイミングで、第1開始値更新カウンタ数値に、素数決定手段が決定した素数を加算して得た数値を始点として次の1ループ分カウントする。 - 特許庁
The loop detecting method includes the steps of: detecting a mobile state of terminals whose packets with the same sender address respectively entering different ports; counting the number of times of detecting the mobile states of the terminals by each port; and treating it that a loop takes place in a port when the number of times of the detected states of the port exceeds a threshold value.例文帳に追加
同一の送信元アドレスのパケットが異なるポートに入力した端末移動状態を検出し、各ポート毎に端末移動状態を検出した回数をカウントし、該回数が閾値を越えたとき、そのポートにループが発生していると見做す。 - 特許庁
In a semiconductor inspection apparatus having a loop counter counting a loop count of loop instructions for generating a pattern address to be given to pin electronics for DUT testing and the fail memory for storing information related to DUT pass/fail, the fail memory stores necessary information only when count output data of the loop counter change in an all trace mode which captures respective data in all inspection cycles.例文帳に追加
DUTのテストのためにピンエレクトロニクスに与えるパターンアドレスを発生するためのループ命令のループ回数をカウントするループ回数カウンタと、DUTのパス/フェイルに関する情報を格納するフェイルメモリを有する半導体検査装置において、前記フェイルメモリは、全ての検査サイクルで各データを取り込むオールトレースモード設定状態では、前記ループ回数カウンタのカウント出力データが変化した時にだけ必要な情報を格納することを特徴とするもの。 - 特許庁
A phase comparator 13 is disconnected from a DLL loop by a switching circuit 15, a counter 14 starts counting by a rise edge of an output clock CLK2 of a first variable delay circuit 11, and the counting is stopped by an edge of a rise clock of an input clock CLK1 into the first variable delay circuit 11.例文帳に追加
切換回路15によって位相比較器13をDLLループから切り放しておき、第1可変遅延回路11の出力クロックCLK2の立上りエッジによってカウンタ14のカウントを開始し、第1可変遅延回路11への入力クロックCLK1の立上りクロックのエッジによってそのカウントを停止させる。 - 特許庁
A switch device used for a ring network for periodically transmitting a control frame includes: a detecting means for detecting the received control frame; a counting means for counting the number of control frames detected by the detecting means until a predetermined time elapses; and a transmitting means for transmitting a notice information for notifying the occurrence of a loop if the count value of the counting means exceeds a previously set threshold value.例文帳に追加
周期的に制御フレームを送信するリングネットワークに用いられるスイッチ装置について、受信された前記制御フレームを検出する検出手段と、前記検出手段により検出された前記制御フレーム数を、予め定められた時間までカウントするカウント手段と、前記カウント手段によるカウント値が予め定められた閾値を超えた場合、ループ発生を通知する通知情報を送出する送出手段と、を備えるようにする。 - 特許庁
A radio tag 80 moves to a time setting mode on a loop coil 11a, before starting the game, and starts counting of a running time synchronized with a timer device 30b, based on time information for setting a time transmitted from a transmitter 41.例文帳に追加
競技のスタート前に無線タグ80は、ループコイル11a上にて時刻セットモードに移行し、送信機41から送られた時刻セット用の時刻情報によって、タイマ機器30bと同期したランニングタイムの計時を開始する。 - 特許庁
Each cycle before and after change of a loop gain of an oscillation circuit 62-2 connected to a driving electrode of a Z-vibration arm 53 is counted respectively by counters 63-3, 63-4, and each counting result is determined by a determination circuit 64-2.例文帳に追加
Z振動アーム53の駆動電極に接続した発振回路62−2のループゲイン変更前後の周波を、カウンタ63−3,63−4でそれぞれカウントして、これらのカウント結果を判定回路64−2にて判定する。 - 特許庁
This controller switches F/B control over to open loop control at the point of time when an abnormality stops the motor or the abnormality of the counting action of an encoder count value occurs in the middle of performing the feedback control (F/B control) of the motor, based on the encoder count value.例文帳に追加
エンコーダカウント値に基づいてモータをフィードバック制御(F/B制御)する途中で、モータの異常停止又はエンコーダカウント値のカウント動作の異常が発生したした時点で、F/B制御からオープンループ制御に切り換える。 - 特許庁
Thus, e.g. initialization of the counter 8 is conducted with a timing of the amplification factor of an amplifying circuit 2 is changed to start counting an enable signal and, in this case, the integration constant is made larger (increasing a loop band); and when the count by the counter 8 reaches a prescribed count, the integration constant is made small (decreasing the loop band).例文帳に追加
このため、例えばカウンタ8の初期化を増幅回路2の増幅率の変化させたタイミングで行ってイネーブル信号の計数を開始し、このときに、その積分定数を大きく(ループ帯域を大きく)させ、その後、カウンタ8の計数が所定値になったときには、その積分定数が小さく(ループ帯域を小さく)させるように変化させる。 - 特許庁
The present invention comprises: a counter unit which receives an external clock and a delay locked loop clock and starts counting the number of toggles of each of the clocks from a set value; and a comparison control unit which compares the external clock count value with the delay locked loop count value in response to an on-die termination instruction signal and controls the operation of on-die termination in accordance with the values.例文帳に追加
外部クロック及び遅延固定ループクロックを受信して、それぞれのクロックがトグルされる数を設定された値からカウントするカウンタ部と、オンダイターミネーション命令信号に応答し、前記外部クロックカウント値と前記遅延固定ループカウント値とを比較し、その値に応じてオンダイターミネーションの動作を制御する比較制御部とを備える。 - 特許庁
A pachinko game machine 10 is provided with two sets, the first and second, of the random number counter which carries out counting in a loop at a prescribed cycle for generating random numbers and a start value updating counter which counts numerical values of the random number counter at different cycles.例文帳に追加
本発明に係るパチンコ遊技機10は、乱数を発生させるための所定周期でループ状にカウントする乱数カウンタと、乱数カウンタ数値群を異なる周期でカウントする開始値更新カウンタを、第1及び第2の2組備えている。 - 特許庁
Each cycle before and after change of a loop gain of an oscillation circuit 62-1 connected to a driving electrode of an X-vibration arm 52 of the piezoelectric vibrator 50 is counted respectively by counters 63-1, 63-2, and each counting result is determined by a determination circuit 64-1.例文帳に追加
圧電振動子50におけるX振動アーム52の駆動電極に接続した発振回路62−1のループゲイン変更前後の周波を、カウンタ63−1,63−2でそれぞれカウントして、これらのカウント結果を判定回路64−1にて判定する。 - 特許庁
The audio reproduction circuit 40 comprises a PLL (Phase Locked Loop) circuit 44 for generating an audio master clock MCK by multiplying and frequency dividing the VCK, a circuit 42 for counting the number of MCK in one frame, and a period regulation circuit 41 for generating an audio bit clock BCK from a predetermined number of MCK.例文帳に追加
このオーディオ再生回路40は、VCKを逓倍し、分周してオーディオ・マスタ・クロックMCKを生成するPLL回路44と、1フレームにおけるMCK数をカウントするカウント回路42と、所定数のMCKからオーディオ・ビット・クロックBCKを生成する周期調整回路41とを有する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|