「dRAM」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The first memory includes a DRAM wherein the (i-1)th field image, the i-th field image, and the (i+1)th field image are stored, and the second memory includes another DRAM wherein a correlation image is stored.例文帳に追加

前記第１のメモリは、第（ｉ−１）フィールド画像と第ｉフィールド画像と第（ｉ＋１）フィールド画像とを記憶するＤＲＡＭを含み、前記第２のメモリは相関画像を記憶する他のＤＲＡＭを含む。 - 特許庁

Thereby, memory contents of the DRAM memory 9 can be held without performing processing such that memory contents held in the DRAM memory 9 is evacuated temporarily to another memory.例文帳に追加

これにより、ＤＲＡＭメモリ９に保持されているメモリ内容を一時的に別のメモリに退避するなどの処理を実施することなく、ＤＲＡＭメモリ９のメモリ内容を保持することができるようになる。 - 特許庁

To provide a write-driver of a DRAM in which operation speed of a write-in cycle of a DRAM is increased, erroneous write-in for a cell not to be written is prevented, and which performs stable write-in.例文帳に追加

本発明は、ＤＲＡＭの書き込みサイクルを高速化すると共に、書き込みを行わないセルへの誤書き込みを防止し、安定した書き込みを行うＤＲＡＭのライト・ドライバーを提供することにある。 - 特許庁

To unite as one chip a DRAM and logical integrated circuit keeping each of performance, in a semiconductor integrated circuit device which is constructed of a system-on-chip structure mounting a DRAM and logical integrated circuit.例文帳に追加

ＤＲＡＭと論理集積回路とを混載したシステムオンチップ構造の半導体集積回路装置において、ＤＲＡＭと論理集積回路のそれぞれの性能を共に維持しながらワンチップ化を実現する。 - 特許庁

To maximize use efficiency so that information rate for all DRAM pins become always approximately equal while the number of address control pins and signal lines required to access the DRAM is made to the minimum.例文帳に追加

ＤＲＡＭにアクセスするのに必要なアドレス制御ピンと信号線の数を最小限にすると同時に、すべてのＤＲＡＭピンの情報率が常にほぼ等しくなるように使用効率を最大限にすること。 - 特許庁

A DRAM array comprising DRAM cells employing the vertical transistor increases electrical reliability and reduces the bitline capacitance by the use of an asymmetric structure in connection between a wordline 310 and the transistor.例文帳に追加

垂直トランジスタを用いるＤＲＡＭセルを有するＤＲＡＭアレイは、ワード線３１０とトランジスタとの間の接続に非対称構造を用いることによって電気的信頼性を高め、ビット線キャパシタンスを減らす。 - 特許庁

With the insulating film 22 and the resist film 24 remaining in the DRAM region as masks, a conductive layer 21 is etched to form a gate electrode in the DRAM region, as well as a peripheral circuit region.例文帳に追加

ＤＲＡＭ領域上に残存する絶縁膜２２とレジスト膜２４とをマスクとして導電層２１をエッチングして、ＤＲＡＭ領域上、および周辺回路領域上にゲート電極を形成する。 - 特許庁

To provide a memory control unit for controlling a CPU so that the CPU can read data from a desired DRAM unit among a plurality of wired OR-connected DRAM units without adding a configuration of a selector, or the like.例文帳に追加

セレクタ等の構成を追加することなく、ワイヤードオア接続された複数のＤＲＡＭユニットのうち所望のＤＲＡＭユニットからＣＰＵがデータを読み出し可能に制御するメモリ制御装置の提供。 - 特許庁

In a DRAM 13 and a nonvolatile RAM 14, the same authentication data is stored in advance, and the DRAM 13 receives the feeding of a power source directly from power source wiring which is connected with an external power source.例文帳に追加

ＤＲＡＭ１３及び不揮発ＲＡＭ１４には、予め同一の認証データが記憶されており、ＤＲＡＭ１３は、外部電源に接続された電源配線から直接的に電源の供給を受けている。 - 特許庁

Therefore, a true system-on-chip architecture can be formed by completely integrating 1-port memory cells having 1T and 1C DRAM cells with a 2-port memory cell having a 2T and 2C DRAM cell.例文帳に追加

これにより、１Ｔ １Ｃ ＤＲＡＭセルを備えた１ポート・メモリ・セルおよび２Ｔ ２Ｃ ＤＲＡＭセルを備えた２ポート・メモリ・セルを完全に統合して、真のシステム・オンチップ・アーキテクチャを形成することができる。 - 特許庁

To provide a refresh control circuit for a DRAM in which REF timing is controlled so that a peak current when the DRAM is refreshed is controlled effectively when a plurality of the DRAMs exist.例文帳に追加

ＤＲＡＭが複数存在する場合において、ＤＲＡＭをリフレッシュする際のピーク電流を効果的に抑制するようにＲＥＦタイミングを制御することのできるＤＲＡＭのリフレッシュ回路を提供する。 - 特許庁

To provide a semiconductor device for which a burn-in time can be shortened by performing burn-in of a logic circuit and burn-in of a DRAM- macro in a logic mix memory of a logic circuit and a DRAM-macro.例文帳に追加

論理回路とＤＲＡＭマクロのロジック混載メモリにおいて、論理回路のバーンインとＤＲＡＭマクロのバーンインとを並列的に行い、バーンイン時間を短縮することができる半導体装置を提供する。 - 特許庁

To provide an integrated process at a low cost, with forms a logic circuit including an embedded DRAM array while still preserving the advantages of the logic circuit and a DRAM circuit to the maximum extent possible.例文帳に追加

論理回路およびＤＲＡＭ回路の利点を、可能な最大の程度に依然として保ちながら、埋込みＤＲＡＭアレイを有する論理回路を形成する、低コストの一体化プロセスを提供する。 - 特許庁

To provide an image pickup device capable of reducing power consumed by a DRAM all over a photographing period and reducing power consumed by the whole electronic circuit including the DRAM.例文帳に追加

撮影中の全期間を通してＤＲＡＭが消費する電力を小さくすることができ、ＤＲＡＭを含む電子回路全体で消費される電力を削減することができる撮像装置を提供する。 - 特許庁

The DRAM cell is a memory cell (two-device type DRAM) including first and second transfer devices in a completely deplete state each including one body(semiconductor rail), and first and second diffusion electrodes.例文帳に追加

一つの本体（半導体レール）領域と第１および第２の拡散電極を各々含む完全に空乏状態の第１および第２の転送デバイスを有するメモリ・セル（２素子型ＤＲＡＭ）である。 - 特許庁

While others have focused on interface technology and speeding up data transfer to and from the logic IC that controls the DRAM, FCRAM has a changed memory cell array. 例文帳に追加

他の陣営は, DRAMを制御するロジックICとのインタフェース技術に焦点を合わせ, ロジックICとの間のデータ転送を高速化することを中心としてきたのに対し, FCRAM(高速サイクルRAM)はメモリセルアレイを変更したのである. - コンピューター用語辞典

To provide a manufacturing method that has resolved the occurrence of a level difference at a boundary part between a DRAM section and a logic section concerning a semiconductor device in which a DRAM section and a logic section are mounted in a mixed way on a semiconductor substrate.例文帳に追加

半導体基板上にＤＲＡＭ部とロジック部とが混載された半導体装置について、ＤＲＡＭ部とロジック部との境界部での段差発生を解消した製造方法を提供する。 - 特許庁

A part of a DRAM 13 is used as a frame buffer 13A, and a basic display data group 13B for an OSD function and its display code 13C are stored in the other area of the DRAM 13.例文帳に追加

ＤＲＡＭ１３の一部をフレームバッファ１３Ａとして用いると共に、ＤＲＡＭ１３のその他の領域に、ＯＳＤ機能のための基本的な表示データ群１３Ｂとその表示コード１３Ｃとを格納する。 - 特許庁

To improve random access properties of a DRAM and to increase the speed of writing or reading data.例文帳に追加

ＤＲＡＭのランダムアクセス性を向上させると共に、データの書込みや読出しを従来よりも高速に行う。 - 特許庁

To provide a method for manufacturing DRAM which allows over-etching of poly silicon forming a storage node to be prevented.例文帳に追加

ストレージノードを形成するポリシリコンの過エッチングを防止できるＤＲＡＭの製造方法を提供する。 - 特許庁

When a refresh mode of the DRAM 212 is released, the DRAM controller 115 makes the terminal voltage supply means 209 start for supplying the power source, and the controller 115 makes the means 209 wait to access the DRAM 212, from the start of power source supply by the terminal voltage supply means 209 to the release state of refresh.例文帳に追加

ＤＲＡＭコントローラ１１５は、ＤＲＡＭ２１２のリフレッシュモードを解除するときに、終端電圧供給手段２０９に電源の供給を開始させ、終端電圧供給手段２０９が電源供給を開始してから、ＤＲＡＭ２１２がリフレッシュ解除状態となるまで、ＤＲＡＭ２１２に対するアクセスを待たせる。 - 特許庁

To provide a double data rate synchronous DRAM integrated circuit device which can be tested by a low speed test device.例文帳に追加

低速テスト装置でテストできるダブルデータレート同期式ＤＲＡＭ集積回路装置を提供すること。 - 特許庁

Also, a power source wiring or a ground wiring is shared by DRAM arrays belonging to banks different from each other.例文帳に追加

また、電源配線または接地配線は互いに異なるバンクに属するＤＲＡＭアレイで共有される。 - 特許庁

By these data transfer methods, the DRAM access frequency is reduced and speed up of the data transfer is attained.例文帳に追加

これらのデータ転送方法により、ＤＲＡＭアクセス回数を削減し、データ転送の高速化を図る。 - 特許庁

A data transfer control device 310 transfers a plurality of types of data which are different from each other, to DRAM 320.例文帳に追加

データ転送制御装置３１０は、互いに異なる複数種類のデータをＤＲＡＭ３２０に転送する。 - 特許庁

To obtain a memory controller capable of efficiently accessing a multi-purpose DRAM from plural initiators.例文帳に追加

複数のイニシエータから汎用ＤＲＡＭへのアクセスを効率よく行うことが可能なメモリコントロール装置を得る。 - 特許庁

To provide a semiconductor storage device equipped with a phase-change memory which is sufficiently compatible with a DRAM interface.例文帳に追加

ＤＲＡＭインタフェースに対し互換性の高い、相変化メモリを備える半導体記憶装置を提供する。 - 特許庁

To provide a low power DRAM in which power consumption accompanied by memory access can be reduced and its driving method.例文帳に追加

メモリアクセスに伴う電力の消費を低減できるＤＲＡＭ及びその駆動方法を提供すること。 - 特許庁

To provide a DRAM of a direct writing system and a method that uses a PFET bit switch.例文帳に追加

ＰＦＥＴビットスイッチを使用するＤＲＡＭの直接書き込みシステムおよび方法を提供すること。 - 特許庁

To provide a microcomputer, which accesses a synchronous DRAM having a double data rate(DDR) scheme at a high speed.例文帳に追加

ダブルデータレート（ＤＤＲ）方式のシンクロナスＤＲＡＭを高速アクセス可能なマイクロコンピュータを提供する。 - 特許庁

To provide a driving method of a non-volatile DRAM which can be driven by a low internal voltage.例文帳に追加

低い内部電圧で駆動させることができる不揮発性ＤＲＡＭの駆動方法を提供すること。 - 特許庁

A refreshing interval counting means 4 outputs a timing signal indicating timing of refreshing for a DRAM 2.例文帳に追加

リフレッシュ間隔計時手段４はＤＲＡＭ２に対するリフレッシュのタイミングを示すタイミング信号を出力する。 - 特許庁

The IPL reads the general-purpose program 4 of an IC card 2 into a DRAM 3 and expands and executes the program.例文帳に追加

ＩＰＬによりＩＣカード２の汎用プログラム４をＤＲＡＭ３に読み込み、展開して実行する。 - 特許庁

To provide structures of a plug, a capacitor and a wiring suited for a DRAM hybrid LSI, and a method for manufacturing it.例文帳に追加

ＤＲＡＭ混載ＬＳＩに適したプラグ，キャパシタ，配線層の構造及びその製造方法を提供する。 - 特許庁

When data is serially read in the scan chain, the number of bits read in an embedded DRAM structure is counted.例文帳に追加

スキャンチェーンに、データがシリアルに読み込まれると、埋め込みＤＲＡＭ構造に読み込まれたビット数をカウントする。 - 特許庁

Test interface circuits TIC0-TIC2 are arranged respectively corresponding to DRAM cores MCR0-MCR2.例文帳に追加

ＤＲＡＭコアＭＣＲ０〜ＭＣＲ２にそれぞれ対応して、テストインターフェイス回路ＴＩＣ０〜ＴＩＣ２が配置される。 - 特許庁

A CPU 2 performs first resume processing while continuing power supply from a battery 20 to a DRAM 8.例文帳に追加

ＣＰＵ２は、ＤＲＡＭ８へのバッテリー２０からの電源供給を継続しつつ第１レジューム処理を行う。 - 特許庁

To provide a semiconductor memory device capable of freely changing a DRAM memory cell array into a nonvolatile memory cell array.例文帳に追加

ＤＲＡＭメモリセルアレイを自在に不揮発性メモリセルアレイに変更可能な半導体記憶装置を提供する。 - 特許庁

Data areas for storing the respective programs for the plurality of communication systems are previously determined in the DRAM.例文帳に追加

ＤＲＡＭ内に、複数の通信方式それぞれのプログラムを保持するデータ領域を、予め決定しておく。 - 特許庁

To enable the stacked capacitor lower electrodes of a dynamic semiconductor memory device(DRAM) to be reduced in insulating properties between them.例文帳に追加

ダイナミック型半導体記憶装置（ＤＲＡＭ）のスタックキャパシタ下部電極間の絶縁性を改善する。 - 特許庁

A decoder 12 generates and outputs various control signals needed to place a 16M DRAM in operation.例文帳に追加

デコーダ１２は、１６Ｍ ＤＲＡＭを動作させるのに必要な各種の制御信号を生成して出力する。 - 特許庁

A decoder 11 generates and outputs various control signals needed to place a 64M DRAM in operation.例文帳に追加

デコーダ１１は、６４Ｍ ＤＲＡＭを動作させるのに必要な各種の制御信号を生成して出力する。 - 特許庁

To provide a method for forming the lower electrode of a capacitor in a DRAM cell and a capacitor formed by this method.例文帳に追加

ＤＲＡＭセルのキャパシタ下部電極の形成方法、及び該方法により形成されたキャパシタの提供。 - 特許庁

To provide a memory access system for shortening access time even at the time of random access to a DRAM and performing acceleration.例文帳に追加

ＤＲＡＭへのランダムアクセス時にもアクセス時間を短縮して高速化したメモリアクセスシステムを提供する。 - 特許庁

61/4f2 DRAM CELL STRUCTURE HAVING FOUR NODES AND TWO PHASE WORD LINE LEVELS FOR EACH BIT LINE STUD例文帳に追加

ビット線スタッド毎に４つのノ—ドと２つの位相ワ—ド線レベルを有する６１／４ｆ２ＤＲＡＭセル構造 - 特許庁