「dRAM」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

To speedily perform access processing with respect to a DRAM in MPEG processing.例文帳に追加

ＭＰＥＧ処理において、ＤＲＡＭに対するアクセス処理を高速に行うことを課題とする。 - 特許庁

After the test data is written in the DRAM array 100, data corresponding to the test data is read.例文帳に追加

ＤＲＡＭアレイ１００にテストデータを書込んだ後、テストデータに対応するデータを読出す。 - 特許庁

A semiconductor memory 8 includes a DRAM 9, a flash memory 11, and a transfer control circuit 12.例文帳に追加

半導体メモリ８は、ＤＲＡＭ９、フラッシュメモリ１１および転送制御回路１２を含む。 - 特許庁

A controller 60 stores image data transferred from an MEM-C in a DRAM 122.例文帳に追加

コントローラ６０は、ＭＥＭ−Ｃより転送された画像データをＤＲＡＭ１２２に保存する。 - 特許庁

The DRAM apparatus is provided with a VPP generating circuit 10 and an SVT generating circuit 20.例文帳に追加

ＤＲＡＭ装置は、ＶＰＰ発生回路１０及びＳＶＴ発生回路２０を備えている。 - 特許庁

A writing circuit 26 writes the image processing data to the DRAM 2 according to the write instruction.例文帳に追加

書込回路２６は、書込指示に従って映像処理データをＤＲＡＭ２に書き込む。 - 特許庁

To easily replace a SRAM by a DRAM in a memory circuit.例文帳に追加

メモリ回路において、ＳＲＡＭをＤＲＡＭに容易に置き換えることができるようにする。 - 特許庁

To provide a sense amplifier power gate circuit and a method which are specially useful for a DRAM device which operates in power-down (or sleep) mode or a device in which a embedded DRAM is incorporated.例文帳に追加

パワーダウン（またはスリープ）モードの動作を有するＤＲＡＭ装置または埋込型ＤＲＡＭを組込んだ装置に対して特に有用なセンスアンプパワーゲート回路および方法を提供する。 - 特許庁

To reduce an increase in overhead of access due to an page error even if access crossing the borders of a plurality of pages of DRAM when an image processing device accesses an image area from DRAM.例文帳に追加

画像処理装置がＤＲＡＭから画像領域をアクセスする際に、ＤＲＡＭの複数のページの境界を横断するアクセスが発生しても、ページミスによるアクセスのオーバーヘッドの増大を軽減する。 - 特許庁

To provide a semiconductor memory in which fixed data can be held quickly in a DRAM, and which can provide quickly fixed data as a ROM having characteristics of a DRAM.例文帳に追加

固定データをＤＲＡＭに速やかに保持させることを可能とし、ＤＲＡＭの特性を有しながら、ＲＯＭのように固定データの速やかな提供も可能な半導体メモリを提供することにある。 - 特許庁

To improve a retention characteristic of a DRAM, in a semiconductor device which has a structure with a silicide layer formed on a surface of a source/drain region, and on which a DRAM region and a logic region are mixedly mounted.例文帳に追加

ソースドレイン領域表面にシリサイド層が形成された構成のＤＲＡＭ領域とロジック領域とが混載された半導体装置において、ＤＲＡＭの保持特性を良好にする。 - 特許庁

When an interruption request occurs during the power save mode of a CPU 12 and the DRAM 16, the data is acquired from a boot ROM 22, and then the DRAM 16 is switched to the non-power save mode.例文帳に追加

ＣＰＵ１２及びＤＲＡＭ１６の省電力モード中に割込要求が発生した場合には、ブートＲＯＭ２２からデータを取得して、ＤＲＡＭ１６を非省電力モードに切替える。 - 特許庁

To provide a nonvolatile DRAM in which, even if supply of power source is interrupted, data can be kept and which can be operated at high speed as the DRAM, and its driving method.例文帳に追加

電源供給が中断されてもデータを維持することができ、またＤＲＡＭのように高速で動作させることのできる不揮発性ＤＲＡＭ及びその駆動方法を提供すること。 - 特許庁

The capacity of the memory cell consisting of a first DRAM section 102 with large working speed is made larger than the capacity of the memory cell consisting a second DRAM section 103 with small working speed.例文帳に追加

動作速度が大きい第１のＤＲＡＭ部１０２を構成するメモリセルの容量を、動作速度が小さい第２のＤＲＡＭ部１０３を構成するメモリセルの容量よりも大きくする。 - 特許庁

An LSI 9 with the DRAM packaged therein is equipped with a silicon wafer 11, a plurality of the same DRAM regions 2_1 provided on the silicon wafer 11, and logic regions 7_2 provided on the silicon wafer 11.例文帳に追加

ＤＲＡＭ混載ＬＳＩ９は、シリコン基板１１と、シリコン基板１１に設けられた複数の同じＤＲＡＭ領域２_１ と、シリコン基板１１に設けられたロジック領域７_２ とを備えている。 - 特許庁

Storing image data of a write area 301 in a DRAM 106, a memory control circuit 105 divides and reads the image data in a read area 302 from the DRAM 106.例文帳に追加

メモリ制御回路１０５は、ＤＲＡＭ１０６にＷｒｉｔｅ領域３０１の画像データを書き込みながら、Ｒｅａｄ領域３０２の画像データをＤＲＡＭ１０６から分割して読み出す。 - 特許庁

The threshold value of the low precedence is variable, and the hysteresis time is computed so as to be substantially equal to a time required for that at least another device (n) is served from a DRAM 24.例文帳に追加

その低優先度閾値の値は可変で、そのヒステリシス時間が、少なくも1つの他の装置nが、DRAMからサービスを受けるのに要する時間と実質的に等しくなるように計算される。 - 特許庁

To reduce costs by reducing chip sizes of a synchronous DRAM or the like by reducing an amount of hardware of circuits necessary for bank control of the synchronous DRAM or the like having a plurality of banks.例文帳に追加

複数のバンクを備えるシンクロナスＤＲＡＭ等のバンク制御に必要な回路のハードウェア量を削減して、シンクロナスＤＲＡＭ等のチップサイズを縮小し、その低コスト化を図る。 - 特許庁

By such a common interface system, DRAM devices, SRAM devices, NAND flash memory devices, and NOR type flash memory devices are controlled by only one memory controller independently (or individually).例文帳に追加

このような共通インターフェイス方式によると、DRAM装置、SRAM装置、NAND型フラッシュメモリ装置、そしてNOR型フラッシュメモリ装置は、ただ一つのメモリコントローラによって独立的に（又は個別的に）制御される。 - 特許庁

To provide a low power consumption dynamic random access memory which reduces current consumption as a DRAM by an external signal and does not malfunction in the case of small current consumption.例文帳に追加

外部の信号によりDRAMとしての消費電流を小さくして、かつこの低消費電流時に誤動作をしない低消費電力型ダイナミックランダムアクセスメモリを提供することにある。 - 特許庁

To provide a controller and a method for an active termination resistor which can perform on/off control of the active termination resistor of DRAM regardless of operation mode of DRAM mounted on a memory module.例文帳に追加

メモリモジュールに装着されたＤＲＡＭの動作モードにかかわらずＤＲＡＭの能動終端抵抗のオン／オフを制御できる能動終端抵抗の制御装置及び方法を提供する。 - 特許庁

To provide a semiconductor memory device, capable of shortening the period for development by providing a clock synchronous DRAM in multi- bank configuration, while utilizing a clock asynchronous DRAM.例文帳に追加

クロック非同期型ＤＲＡＭを利用して、多バンク構成のクロック同期型ＤＲＡＭを実現することにより、開発期間の短縮化を可能とする半導体記憶装置を提供すること。 - 特許庁

A DRAM cell is formed on a bulk part of the substrate in a state of including at least one SOI device having the round corners and at least one DRAM cell having a vertical path gate.例文帳に追加

丸めた角を有する少なくとも１つのＳＯＩデバイスと、垂直パス・ゲートを有する少なくとも１つのＤＲＡＭセルとを含み、ＤＲＡＭセルが基板のバルク部分上に形成される。 - 特許庁

To control the starting of the self-refresh of a DRAM without receiving the supply of power from a battery, so that the backup time of the DRAM can be prolonged.例文帳に追加

バッテリからの電力供給を受けることなしにＤＲＡＭのセルフリフレッシュの起動制御を行うことができ、これによりＤＲＡＭのバックアップ時間の延長を図ることを可能とする。 - 特許庁

Each weight of the double-twisting machine 1 is provided with a take-up dram-driving motor 16 and a spindle-driving motor 17, and each weight of the doubling machine 2 is equipped with a take-up dram-driving motor 28.例文帳に追加

二重撚糸機１は各錘毎に巻取ドラム駆動用モータ１６及びスピンドル駆動用モータ１７を備え、合糸機２は各錘毎に巻取ドラム駆動用モータ２８を備えている。 - 特許庁

Each of the I/O interfaces 13 to 15 has a function for controlling data transfer with the DRAM 3 so as to transfer data by skipping a part of areas in the DRAM 3.例文帳に追加

また入出力インタフェース１３〜１５の各々は、ＤＲＡＭ３との間のデータ転送の際にＤＲＡＭ３上の一部領域をスキップしてデータ転送するよう制御する機能を有する。 - 特許庁

To surely perform two-stage resetting of a potential of each word drive line self-alugnedly, without depending on the arrangement in a chip of a word drive line drive circuit of a DRAM and dispersion in the chips of each device parameter.例文帳に追加

DRAMのワードドライブ線駆動回路のチップ内配置位置や各デバイスパラメータのチップ内ばらつきによらず、各ワードドライブ線の電位を自己整合的に確実に二段階リセットを行う。 - 特許庁

To provide a semiconductor device that, for example, can minimize harmful influence such as the read action failure of a DRAM cell caused by the noise of a substrate other than a DRAM macro such as a logic circuit.例文帳に追加

例えば、論理回路などＤＲＡＭマクロ外の基板ノイズによる、ＤＲＡＭセルの読み出し動作不良などの悪影響を最小限に抑えることのできる半導体装置を提供する。 - 特許庁

Then, the initialization of the system including a CPU 41 and the initialization of a flash memory 2 and a DRAM 3 is carried out, and the main program code stored in the flash memory 2 is transferred to the DRAM 3.例文帳に追加

そして、ＣＰＵ４１を含むシステムの初期化、フラッシュメモリ２及びＤＲＡＭ３の初期化が行われ、フラッシュメモリ２に格納されているメインプログラムコードがＤＲＡＭ３に転送される。 - 特許庁

A DRAM 11, a cache memory 12, a pixel processing unit 13, and a comparison unit 14, and a serial access memory 15 are formed on one semiconductor substrate so as to be made into one chip, thereby collectively transferring data of 256-bits from the DRAM 11 to the cache memory 12 at a time.例文帳に追加

ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。 - 特許庁

To provide a method of manufacturing a semiconductor apparatus capable of cobalt-siliciding the upper section of a gate electrode for a CMOS transistor used for a logic circuit and source/drain regions in an embedded DRAM.例文帳に追加

embedded DRAMに対して、ロジック回路に用いるＣＭＯＳトランジスタのゲート電極上およびソース／ドレイン領域をコバルトシリサイド化することができる半導体装置の製造方法を提供する。 - 特許庁

When periodic DRAM access of picture data (photographic moving picture data or the like) from a picture input section 113 is guaranteed for the DRAM of the picture memory 115, refreshing is not performed, and when such periodic DRAM access is not guaranteed, refreshing is performed.例文帳に追加

画像メモリ１１５のＤＲＡＭに対して画像入力部１１３からの画像データ（撮影動画データなど）周期的なＤＲＡＭアクセスが保証されていればリフレッシュを非実施とし、そのような周期的なＤＲＡＭアクセスが保証されていなければリフレッシュを実施するよう制御する。 - 特許庁

A memory controller 193 in a printing apparatus 10 makes refresh requests to each DRAM device (15, 16) at standard intervals of 78 μs, and as to four DRAM devices (15, 16), staggers the timing of refresh requests to the respective DRAM devices by 1.95 μs.例文帳に追加

印刷装置１０内のメモリコントローラ１９３は、１つのＤＲＡＭデバイス（１５，１６）についてみると、標準的な７８μｓの間隔でリフレッシュを要求し、４つのＤＲＡＭデバイス（１５，１６）についてみると、そのリフレッシュ要求のタイミングをＤＲＡＭデバイス毎に１．９５μｓずつずらす。 - 特許庁

Because a DRAM 52 consumes less power than the flash ROM when the terminal voltage is such that corresponds to the storable state of the DRAM 52 even if the terminal voltage is short of a voltage corresponding to the storable state of the flash ROM, the DRAM can be maintained in the storable state.例文帳に追加

上記端子電圧がＦｌａｓｈＲＯＭの保存可能状態に対応する電圧より不足でもＤＲＡＭ５２の保存可能状態に対応する電圧にあれば、ＤＲＡＭは、ＦｌａｓｈＲＯＭよりも電力消費が少ないため、保存可能状態に維持される。 - 特許庁

To solve the problem of a DRAM hybrid logic LSI being influenced by cobalt overreaction, due to heat treatment for forming a DRAM and a second heat treatment suppresses spikes from growing or cobalt from over-reacting, resulting in junction leakages or contact leakages by due to the influence of the heat treatment for forming the DRAM.例文帳に追加

ＤＲＡＭ混載ロジックＬＳＩでは、ＤＲＡＭ形成の熱処理によるコバルトの過剰反応の影響があり、第２の熱処理の際にスパイクの発生やコバルトの過剰反応が抑制されていて、ＤＲＡＭ形成の熱処理の影響により接合リークやコンタクトリークが生じる原因となる。 - 特許庁

A control circuit 4 for controlling an operation mode in the test for the logic circuit 2 and the DRAM 3 is provided on the same chip mounted with the logic circuit 2 and the DRAM 3, a scanning test mode is set in the burn-in test in the logic circuit 2, a burn-in test mode is set therein in the DRAM 3.例文帳に追加

ロジック回路２とＤＲＡＭ３が搭載される同一チップ上に、これらの試験時の動作モードを制御するためのコントロール回路４を設け、バーンイン試験時には、ロジック回路２についてはスキャン試験モードに設定させ、ＤＲＡＭ３についてはバーンイン試験モードに設定させる。 - 特許庁

When recording is performed for the BD, scramble is performed for data input from the outside and the data is stored temporarily in the DRAM 4, data is read out from the DRAM 4, error correction code addition is performed, data is read out from the DRAM 4 and interleave is performed on the SRAM 6, modulated, and recorded in the optical disk.例文帳に追加

ＢＤに記録する場合には、外部から入力されたデータにスクランブルを施して一旦ＤＲＡＭ４に記憶し、ＤＲＡＭ４からデータを読み出して誤り訂正符号付加を行い、ＤＲＡＭ４からデータを読み出してＳＲＡＭ６上でインタリーブを行い、変調して光ディスクに記録する。 - 特許庁

Then expansion processing is stopped and the image data for display are read out of the DRAM 106 and displayed.例文帳に追加

その後、伸長処理を停止し、ＤＲＡＭ１０６から表示用の画像データを読み出し、表示する。 - 特許庁

The memory 17 is constituted of a DRAM, and its control is performed by utilizing the function of the DSP 16.例文帳に追加

メモリ１７をＤＲＡＭで構成し、その制御をＤＳＰ１６の機能を利用して行う。 - 特許庁

To form a resistance element in a narrower area without increase in the number of processes, in a DRAM process.例文帳に追加

ＤＲＡＭプロセスにおいて、工程数を増やすことなく、より狭い面積に抵抗素子を形成する。 - 特許庁

The buffer 21 (22) writes the signal S1 (S2) in a DRAM(Dynamic RAM) 23 (24).例文帳に追加

ＤＲＡＭ２３および２４にはバッファ２１および２２からの信号Ｓ１およびＳ２が書き込まれる。 - 特許庁

This device operates normally as the DRAM 9 and operates as the flash memory 11 when the power source is turned OFF.例文帳に追加

通常動作時はＤＲＡＭ９として動作し、電源オフ時はフラッシュメモリ１１として動作する。 - 特許庁

Consequently, data are not read from the DRAM 1, thereby increasing the speed of read-modify-write operation.例文帳に追加

これにより、ＤＲＡＭ１からのデータ読み出しがなくなり、リードモディファイライトの処理が高速になる。 - 特許庁

The texture buffer 25 and the frame buffer 32 are configured as a DRAM part independent of each other.例文帳に追加

テクスチャバッファ２５とフレームバッファ３２とは互いに独立したＤＲＡＭ部として構成されている。 - 特許庁

The management device 10 is provided with an auxiliary memory(FLASH memory) and a main memory(DRAM) and a CPU.例文帳に追加

管理装置１０は、補助メモリ（ＦＬＡＳＨメモリ）とメインメモリ（ＤＲＡＭ）とＣＰＵとを有する。 - 特許庁