「dRAM」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

HIGH PERMITTIVITY MATERIAL FORMING COMPONENT OF DRAM STORAGE CELL例文帳に追加

ＤＲＡＭ記憶セルの構成要素を形成する高誘電率材料 - 特許庁

A dual access DRAM includes first and second sets of data lines.例文帳に追加

デュアルアクセスＤＲＡＭは、第１および第２の組のデータラインを含む。 - 特許庁

To screen a so-called variable retention time (VRT) defect caused by the fact that a data retention time varies like random telegraph noise in DRAM.例文帳に追加

DRAMにおいて、データ保持時間がランダム・テレグラフ・ノイズ的に変化してリテンション不良となる、いわゆるVariable Retention Time（VRT）不良をスクリーニングする。 - 特許庁

To provide a semiconductor memory which can replace many memory cells in bit unit and can relieve the hold-characteristic of a DRAM.例文帳に追加

多数のメモリセルをビット単位で置換可能とし、DRAMのホールド特性を救済することができる半導体記憶装置を提供する。 - 特許庁

The MCH 102 performs a mode register setting to a DRAM 200 according to the matching information and changes the ODT impedance of the DRAM 200.例文帳に追加

ＭＣＨ１０２は、これに応じてＤＲＡＭ２００へのモードレジスタセットを実行し、ＤＲＡＭ２００のＯＤＴインピーダンスを変化させる。 - 特許庁

To improve the refresh characteristic and the manufacturing yield of a twin cell DRAM wherein one bit data are stored in two DRAM cells.例文帳に追加

１ビットのデータを２つのＤＲＡＭセルで記憶するツインセルＤＲＡＭのリフレッシュ特性改善および製造歩留り改善を図る。 - 特許庁

To improve processing efficiency of a logic circuit by extending a refresh period of a DRAM, with respect to a DRAM mixed type semiconductor device.例文帳に追加

ＤＲＡＭ混載型半導体装置においてＤＲＡＭのリフレッシュ周期を伸ばし、以てロジック回路の処理効率を向上させる。 - 特許庁

To provide a method for forming an embedded contact band which has simple production steps, the embedded contact band and a DRAM formed by this method.例文帳に追加

製造段階が簡単な埋め込み接触帯形成方法と該方法による埋め込み接触帯及びDRAMを提供する。 - 特許庁

Then, Each DRAM array constituting the main storage section is arranged so that adjacent DRAM arrays belong to banks different from each other.例文帳に追加

ここで、主記憶部を構成する各ＤＲＡＭアレイは、隣り合うＤＲＡＭアレイが互いに異なるバンクに属するように配置される。 - 特許庁

EARLY WRITE WITH DATA MASKING TECHNIQUE FOR INTEGRATED CIRCUIT DYNAMIC RANDOM ACCESS MEMORY (DRAM) DEVICES AND THOSE INCORPORATING EMBEDDED DRAM例文帳に追加

集積回路ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスおよび混載ＤＲＡＭを組み込むデバイス用のデータマスキング技術を使用する早期書込み - 特許庁

INTEGRATED DRAM MEMORY CIRCUIT, ROW ADDRESS CIRCUIT, ROW CONTROL CIRCUIT, AND METHOD FOR REFRESHING ROW CONTROL CIRCUIT AND DRAM MEMORY AND GENERATING ROW ADDRESS例文帳に追加

集積ＤＲＡＭメモリ回路、行アドレス回路、行制御回路およびＤＲＡＭメモリをリフレッシュし、行アドレスを生成するための方法 - 特許庁

When performing conversion processing of image data inputted from a reading section, the image data are stored in a DRAM and before reading the image data from the DRAM, it is selected whether or not the image data in the DRAM are to be erased.例文帳に追加

読取部から入力された画像データの変換処理を行う際にＤＲＡＭに画像データを保存し、ＤＲＡＭ内の画像データの消去をＤＲＡＭ読み出し前に消去するか否かを選択する。 - 特許庁

To provide a 2-port DRAM cell consisting of a 2T and 2C (2-transistor and 2-trench-capacitor) DRAM cell formed by combining two 1T (1-transistor and 1-capacitor) DRAM cells.例文帳に追加

２つの１Ｔ ＤＲＡＭセル（１トランジスタ・１コンデンサ型ＤＲＡＭセル）を接続した２Ｔ ２Ｃ（２つのトランジスタおよび２つのトレンチ・コンデンサ）ＤＲＡＭセルからなる２ポートＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）セルを提供すること。 - 特許庁

In the case of recording a module sent by carousel in a DRAM 17a, the DRAM 17a records a newly received module without deleting the module having already been recorded in the DRAM 17a at the time of switching the carousel.例文帳に追加

カルーセル伝送されたモジュールをＤＲＡＭ１７ａに記録する際、カルーセルの切り替え時にＤＲＡＭ１７ａに既に記録されているモジュールを消去することなく、新たに入力されたモジュールを記録する。 - 特許庁

When image data in the DRAM 122 is erased before it is read out therefrom, data in the DRAM 122 is entirely overwritten by white data [0] and the memory in the DRAM 122 is read out.例文帳に追加

ＤＲＡＭ１２２内の画像データの消去をＤＲＡＭ１２２読み出し前に消去する場合は、ＤＲＡＭ１２２内のデータをすべて白データ［０］で上書きして消去し、ＤＲＡＭ１２２内のメモリを読み出す。 - 特許庁

When erasing the image data before reading them from the DRAM, the stored image data in the DRAM are erased, a result of the erasure is notified to an ASIC, and the image data in the DRAM are then read out.例文帳に追加

画像データの消去をＤＲＡＭ読み出し前に行う場合は、保存したＤＲＡＭ内の画像データを消去し、消去結果をＡＳＩＣに通知した後、ＤＲＡＭ内の画像データを読み出す。 - 特許庁

The mask data and the cross-sections of the 2T and 2C DRAM cell and those of the 1T DRAM cells are mutually fully compatible except for a diffused connection section where the two memory nodes of the two 1T DRAM cells are connected.例文帳に追加

２Ｔ ２Ｃ ＤＲＡＭセルおよび１Ｔ ＤＲＡＭセルのマスク・データおよび断面は、これら２つの１Ｔ ＤＲＡＭセルの２つの記憶ノードを接続する拡散接続部を除き、互いに完全に適合する。 - 特許庁

A DRAM region 122 is included in the chip region 121, the first CMP monitor pattern 127B is formed near the DRAM region, and the second CMP monitor pattern 127C is formed apart form the DRAM region.例文帳に追加

チップ領域１２１にはＤＲＡＭ領域１２２を含み、第１ＣＭＰモニタパターン１２７ＢはＤＲＡＭ領域の近傍に、第２ＣＭＰモニタパターン１２７ＣはＤＲＡＭ領域から離れた位置に形成されている。 - 特許庁

RECEIVER CIRCUIT, PARTS ARRANGED IN CIRCUIT FOR SWITCHING IN DRAM MEMORY例文帳に追加

レシーバ回路、特にＤＲＡＭメモリにおけるスイッチのための回路配置物 - 特許庁

Some storage data of the first and second tables in the DRAM is stored in the built-in SRAM 33 via burst transfer of the DRAM.例文帳に追加

内蔵ＳＲＡＭ３３には、ＤＲＡＭのバースト転送によってＤＲＡＭの第１と第２のテーブルの一部の格納データが格納される。 - 特許庁

DRAM CAPACITOR AND FORMING METHOD THEREOF例文帳に追加

ＤＲＡＭキャパシタを形成する方法、及びそれにより作成されたキャパシタ - 特許庁

In the cash mode, the DRAM 4 as the large capacity memory is not used.例文帳に追加

キャッシュ・モードでは、大容量メモリであるＤＲＡＭ４を使用しない。 - 特許庁

To stably operate a soft-error free DRAM of high integration degree.例文帳に追加

ソフトエラーフリーで、かつ高集積度のＤＲＡＭを安定して動作させる。 - 特許庁

In the system LSI 102, a DRAM control circuit 112 for a test is provided separately from a DRAM control circuit 108 for a normal operation.例文帳に追加

システムＬＳＩ１０２の内部に、通常動作用のＤＲＡＭ制御回路１０８とは別に、テスト用ＤＲＡＭ制御回路１１２を設ける。 - 特許庁

To provide a 2-device type DRAM cell which has high soft error resistance that is one of trouble mechanisms of a DRAM, and which is simply manufactured.例文帳に追加

ＤＲＡＭの故障メカニズムの一つであるソフト・エラーへの耐性が高く、製造が簡単な２素子型ＤＲＡＭセルを提供することにある。 - 特許庁

The DRAM 104 performs refresh-processing based on refresh request.例文帳に追加

リフレッシュ要求に基づいてＤＲＡＭ１０４は、リフレッシュ処理を行う。 - 特許庁

Address signals TA0-TA9 for test being independent respectively are inputted to each DRAM 11-14, and a test of each DRAM 11-14 is performed.例文帳に追加

各ＤＲＡＭ１１〜１４に対しそれぞれ独立の試験用アドレス信号TA0〜TA9を入力し、各ＤＲＡＭ１１〜１４の試験を実施する。 - 特許庁

After the DRAM 16 has been switched to the non-power save mode, the interruption processing data is acquired from the DRAM 16 to continue the interruption processing.例文帳に追加

ＤＲＡＭ１６が非省電力モードに切り替わった後は、ＤＲＡＭ１６から割込処理データを取得して割込処理を継続する。 - 特許庁

To provide a non-volatile DRAM provided with a ferroelectric capacitor.例文帳に追加

強誘電体キャパシタを備えた不揮発性ＤＲＡＭを提供する。 - 特許庁

VERTICAL DRAM CELL HAVING WORD LINE SELF-ALIGNED WITH STORAGE TRENCH例文帳に追加

記憶トレンチに自己整合したワード線を有する垂直ＤＲＡＭセル - 特許庁

SEMICONDUCTOR ELEMENT, ITS MANUFACTURING METHOD, AND METHOD OF MANUFACTURING DRAM例文帳に追加

半導体素子及びその製造方法並びにＤＲＡＭの製造方法 - 特許庁

DESIGN AND MANUFACTURING PROCESS OF SEMICONDUCTOR MEMORY COMPONENT, ESPECIALLY DRAM COMPONENT例文帳に追加

半導体メモリ部品、特にＤＲＡＭ部品の設計および製造プロセス - 特許庁

The DRAM interface (15) performs pipeline processing of the given requests.例文帳に追加

ＤＲＡＭインタフェース部（１５）は、与えられたリクエストをパイプライン処理する。 - 特許庁

To form a film of hafnia added with yttrium used for a DRAM capacitor insulating film, while highly accurately controlling composition by means of atomic layer growth.例文帳に追加

DRAMキャパシタ絶縁膜に用いるイットリウム添加したハフニアを、原子層成長法で組成を高い精度で制御しながら成膜すること。 - 特許庁

METHOD AND SYSTEM FOR DYNAMICALLY REGULATING DRAM REFRESH RATE例文帳に追加

ＤＲＡＭリフレッシュレートを動的に調整するための方法及びシステム - 特許庁

Also, the logical address of the PCL module 14b is converted into the physical address of the DRAM 22 and the module is made executable on the DRAM 22.例文帳に追加

また、ＰＣＬモジュール１４ｂの論理アドレスをＤＲＡＭ２２の物理アドレスに変換して、そのモジュールをＤＲＡＭ２２上で実行可能にする。 - 特許庁

Countervailing Measures by the United States and EU on Korean DRAMs (DS296, DS299)例文帳に追加

米国及びEUによる韓国産DRAMに対する相殺関税措置（DS296，DS299） - 経済産業省

Up to sixteen 1K-channels may be randomly allocated within a single 64-bit physical virtual channel DRAM bank to respond to the CPU and peripheral bus demands. 例文帳に追加

16個までの1Kチャネルが単一の64ビット物理的バーチャルチャネルDRAMバンク中にランダムに置かれ、CPUおよび周辺機器のバス要求に応える。 - コンピューター用語辞典

To reduce power consumption during auto-refresh of a DRAM.例文帳に追加

ＤＲＡＭの自動リフレッシュの間における消費電力を削減する。 - 特許庁

Access from a central processing unit for each device connected to the central processing unit is detected, when detected access is access for a device other than a DRAM, the DRAM is refreshed, when detected access is access for the DRAM, read-out and write-in operation are performed in the DRAM.例文帳に追加

中央処理ユニットに接続されている各デバイスへの該中央処理ユニットからのアクセスを検出し、検出したアクセスがＤＲＡＭ以外のデバイスへのアクセスである場合に該ＤＲＡＭのリフレッシュを行ない、検出したアクセスが該ＤＲＡＭへのアクセスである場合に該ＤＲＡＭにて読み書き動作を行なう。 - 特許庁

In this board system provided with the microcomputer 2 and the memory (EDO-DRAM) 6, the microcomputer 2 and the EDO-DRAM 6 are separately provided and an FPGA 3 for reading the circuit information of a ROM 4 for FPGA and controlling the EDO-DRAM 6 as a DRAM controller is provided.例文帳に追加

マイクロコンピュータ（マイコン）２およびメモリ（ＥＤＯ−ＤＲＡＭ）６を備えた基板システムにおいて、マイコン２およびＥＤＯ−ＤＲＡＭ６とは別体に設けられ、ＦＰＧＡ用ＲＯＭ４の回路情報を読み込み、ＤＲＡＭコントローラとしてＥＤＯ−ＤＲＡＭ６を制御するＦＰＧＡ３を備えている。 - 特許庁

Then, the sum of delay time from the register to each DRAM and delay amount of a timing adjusting circuit becomes equal to delay time in a DRAM at the farthest end by the timing adjustment circuit provided with wiring delay time difference of the C/A signal and a clock signal different by DRAM locations in the DRAM.例文帳に追加

そして、ＤＲＡＭ位置で異なるＣ／Ａ信号とクロック信号の配線遅延時間差をＤＲＡＭ内に設けたタイミング調整回路によりレジスタから各ＤＲＡＭまでの遅延時間とタイミング調整回路の遅延量の和が最遠端のＤＲＡＭにおける遅延時間に等しくする。 - 特許庁

To provide an embedded DRAM logic type semiconductor device where a DRAM device and a logic device are formed on the same semiconductor substrate, and a process for manufacturing an embedded DRAM logic type semiconductor device in which a step between a DRAM region and a logic region is relaxed.例文帳に追加

同一の半導体基板上にＤＲＡＭデバイスとロジックデバイスとが形成された、ＤＲＡＭ混載ロジック型の半導体装置において、ＤＲＡＭ領域とロジック領域との段差を緩和するＤＲＡＭ混載ロジック型の半導体装置の製造方法および半導体装置を提供する。 - 特許庁

It is controlled that whether a DRAM is refleshed or not in accordance with a specific access condition for the DRAM constituting a picture memory 115.例文帳に追加

画像メモリ１１５を構成するＤＲＡＭに対する特定のアクセス条件に応じＤＲＡＭに対するリフレッシュを実施するか否かを制御する。 - 特許庁

To provide a DRAM cell with a floating gate storing the state of the DRAM cell in a power-off state and in a power-on or power-restored state, restoring the state from the gate onto the DRAM cell.例文帳に追加

電力停止の場合にＤＲＡＭセルの状態を記憶し、電力投入又は電力回復の場合にゲートからＤＲＡＭセル上にこの状態を回復するフローティングゲートを有するＤＲＡＭセルを提供する。 - 特許庁