「dRAM」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

When the moving picture reproduction is stopped, the expanded image data are stored in the DRAM 106 and then the image parts needed for the display are read out of the DRAM 106 and displayed.例文帳に追加

動画再生の停止時には、伸長された画像データをＤＲＡＭ１０６に格納し、その後、表示に必要な画像部分をＤＲＡＭ１０６から読み出し、表示する。 - 特許庁

To provide a DRAM backup device capable of surely performing backup operation even when a backup power source of DRAM drops, and reducing the cost.例文帳に追加

本発明はＤＲＡＭのバックアップ電源が低下した場合にもバックアップ動作を確実に行え、コストダウンを図れるＤＲＡＭバックアップ装置を提供することを目的とする。 - 特許庁

In a main arithmetic circuit 20 for executing a parallel arithmetic operation in a parallel arithmetic processing device, a DRAM cell array 30 having a dynamic memory cell, DRAM cell is arranged for storing data.例文帳に追加

並列演算を実行する主演算回路（２０）において、データを記憶するために、ダイナミック型メモリセル（ＤＲＡＭセル）を有するＤＲＡＭセルアレイ（３０）を配置する。 - 特許庁

To enhance the DRAM operation speed in an error catch RAM 32 by combination of interleaving signals to different banks 113-116 in one group 88 thereof and multiplexing between the bank groups.例文帳に追加

エラー捕捉RAM(32)におけるDRAM動作速度を、その1グループ(88)中の異なるバンク(113-116)に対するインタリーフ゛信号と該バンクグループ間の多重化との組み合わせにより向上させる。 - 特許庁

To provide a DRAM having a redundant row and redundant column which can be accessed prior to the substitution.例文帳に追加

置換前に冗長行および列のアクセスが可能なＤＲＡＭを提供する。 - 特許庁

To shorten largely a test time by improving an activation rate of a word line only at the time of a test of a row system without changing constitution of DRAM cores, in a DRAM-mixed logic LSI.例文帳に追加

ＤＲＡＭ混載ロジックＬＳＩにおいて、ＤＲＡＭコアの構成を変えることなく、ロウ系のテスト時のみワード線の活性化率を上げてテスト時間を大幅に短縮化する。 - 特許庁

To provide a DRAM which selectively operates in response to auto-refreshing instruction, a memory to control this auto-refreshing, a memory system including a DRAM and a memory, and their operating method.例文帳に追加

オートリフレッシュ命令に選別的に動作するＤＲＡＭ、それのオートリフレッシュ動作を制御するメモリ、ＤＲＡＭ及びメモリを含んだメモリシステム、そしてそれの動作方法を提供する。 - 特許庁

In the case that the CPU 18 is not subjected to PAUSE control, when a certain amount of data are stored in the DRAM 19, the CPU reads data from the DRAM 19 and records the data into the disk 9.例文帳に追加

ＣＰＵ１８は、ＰＡＵＳＥ制御されていない場合、所定量のデータをＤＲＡＭ１９に蓄積すると、ＤＲＡＭ１９からデータを読み込み、ディスク９に記録する。 - 特許庁

To provide a structure of a storage element matrix in which highly densely DRAM storage elements each employing a fin-type FET are spread like a matrix, and a manufacturing method thereof.例文帳に追加

本発明は、高密度な、fin型FETを用いたDRAMの記憶素子を行列状態に敷きつめた記憶素子マトリックスの構造及びその製造方法を提供することを目的とする。 - 特許庁

To provide a data transfer system for reducing the usage of a DRAM at transfer of data, whose CRC is operated between a semiconductor disk constituted of a DRAM and a host computer.例文帳に追加

ＣＲＣを行ったデータを、ＤＲＡＭからなる半導体ディスクとホストコンピュータとの間で転送する場合に、ＤＲＡＭの使用量を抑制したデータ転送方式を提供する。 - 特許庁

Thus, the data stored in the DRAM is frequently rewritten and the number of the refresh operation of the DRAM is decreased to reduce the power consumption.例文帳に追加

こうすれば、ＤＲＡＭに記憶されているデータが頻繁に書き換えられることになり、ＤＲＡＭのリフレッシュ動作の回数を低減して、消費電力の低減を図ることができる。 - 特許庁

Also, the CPU 2 saves information stored in the DRAM 8 to an NAND type flash memory 6, and performs second resume processing to disconnect the power supply to the DRAM 8.例文帳に追加

また、ＣＰＵ２は、ＤＲＡＭ８に記憶された情報をＮＡＮＤ型フラッシュメモリ６に退避するとともにＤＲＡＭ８への電源供給を切断する第２レジューム処理を行う。 - 特許庁

The (n+m) DRAMs and a selection control means for selecting and controlling the DRAM for performing read and the DRAM for performing refresh among the (n+m) DRAMs are provided.例文帳に追加

（ｎ＋ｍ）個のＤＲＡＭと、（ｎ＋ｍ）個のＤＲＡＭのうち、読出しを行うＤＲＡＭ及びリフレッシュを行うＤＲＡＭを選択して制御する選択制御手段とを備える。 - 特許庁

To provide a DRAM and an access method to the DRAM with which a high data rate can be obtained in a Random Row Access.例文帳に追加

本発明は、Ｒａｎｄｏｍ Ｒｏｗ Ａｃｃｅｓｓにおいて、高いデータレートを得ることができるＤＲＡＭ及びＤＲＡＭへのアクセス方法を提供することにある。 - 特許庁

REFRESH CONTROL METHOD IN MULTIPORT DRAM AND MULTIPORT MEMORY SYSTEM USING THIS METHOD例文帳に追加

マルチポートＤＲＡＭでのリフレッシュ制御方法及び該方法を利用するマルチポートメモリシステム - 特許庁

The DRAM concretely stores the newest VAT extracted from a recording medium and an actual logical address on the recording medium at which a virtual partition is started as a cross- reference table.例文帳に追加

DRAMは、具体的に、記録媒体上から抽出された最新のVATと、仮想パーティションが開始される記録媒体上の実際の論理アドレスとを対応テーブルとして記憶する。 - 特許庁

To provide a semiconductor memory device having a high performance single transistor DRAM.例文帳に追加

高い性能の単一トランジスタＤＲＡＭを有する半導体記憶装置を提供する。 - 特許庁

Japanese chip makers which formed the Parallel Processing RAM (PPRAM) consortium to investigate a scalable DRAM architecture with integrated logic to remedy growing bus bandwidth constraints 例文帳に追加

バス帯域幅制約の拡大を軽減すべく, 集積ロジックをもったスケーラブルなDRAMアーキテクチャを研究するコンソーシアム, PPRAM(並列処理RAM)コンソーシアムを結成した日本のチップメーカ達 - コンピューター用語辞典

METHOD AND DEVICE FOR EXECUTING DRAM REDUNDANT FUSE LATCH, USING SRAM例文帳に追加

ＳＲＡＭを用いてＤＲＡＭ冗長ヒューズラッチを実施するための方法および装置 - 特許庁

To provide a control method for refresh-operation of a DRAM controlling refresh-operation so as not to perform the refresh-operation of the DRAM at the time of accessing the DRAM by an MPU in a microcomputer system constituted of the MPU having buses of two or more, the DRAM connected with an MPU by the memory bus and external devices connected with the MPU by an external bus.例文帳に追加

二つ以上のバスを持つＭＰＵと、ＭＰＵとメモリバスで接続されたＤＲＡＭと、ＭＰＵと外部バスで接続された外部デバイスで構成するマイクロコンピュータ・システムにおいて、ＭＰＵがＤＲＡＭにアクセスする時は、ＤＲＡＭのリフレッシュ動作を実行しないようにリフレッシュ動作を制御することを目的とするＤＲＡＭのリフレッシュ動作の制御方法。 - 特許庁

In an ASIC chip 1 with a built-in DRAM including a large-scale logic circuit 7, or the like, an entire DRAM macro 2 including not only a cell array part 6 of the DRAM but also an internal power supply circuit 4 is formed in a well 5 such as a Deep N well, and power is supplied to the DRAM macro 2 from the internal power supply circuit 4.例文帳に追加

大規模なロジック回路７を含むＤＲＡＭ内蔵ＡＳＩＣチップ１等において、ＤＲＡＭのセルアレイ部６のみならず内部電源供給回路４を含めたＤＲＡＭマクロ２全体をＤｅｅｐ Ｎウェル等のウェル５内に形成し、このＤＲＡＭマクロの電源供給を前記内部電源供給回路から行うものである。 - 特許庁

The DRAM 111 of the storage device comprises a sector buffer 10 for caching an access request.例文帳に追加

記憶装置のＤＲＡＭ１１１にアクセス要求をキャッシュするセクターバッファ１０を設ける。 - 特許庁

To perform image rotation processing with simple configuration and to speedily store the image on a DRAM (SDRAM).例文帳に追加

簡易な構成で画像の回転処理を行い、迅速にＤＲＡＭ（ＳＤＲＡＭ）に格納する。 - 特許庁

To provide an image processing apparatus capable of effectively accessing a synchronous DRAM.例文帳に追加

同期型ＤＲＡＭに対して良好にアクセスすることができる画像処理装置を提供する。 - 特許庁

When access crossing the page border between a plurality pages of DRAM in storing in the DRAM 7 occurs, data in a boundary area BA of one page is stored in the built-in memory 16 and data of other page is stored in other page of DRAM.例文帳に追加

ＤＲＡＭ７への格納の際にＤＲＡＭの複数のページ間のページ境界を横断するアクセスが発生する場合に、一方のページの境界領域ＢＡのデータは内蔵メモリ１６に格納され、他方のページのデータはＤＲＡＭの他方のページに格納される。 - 特許庁

To efficiently enable connection of power source lines of a DRAM placed in an upper layer to power source lines of a DRAM placed in a lower layer and in proper density without constraint of wiring while using the DRAM as cache memory.例文帳に追加

ＤＲＡＭをキャッシュメモリとして用いながらも、上層側に配線されるＤＲＡＭの電源線を、下層側に配設されるＤＲＡＭの電源線に対して、配線の制約を受けることなく、効率よく適正な密度で接続することができる半導体集積回路を提供する。 - 特許庁

To provide a data transfer control device improving page hit rate when accessing a DRAM.例文帳に追加

ＤＲＡＭへのアクセス時に、ページヒットの確率を高めるデータ転送制御装置を提供する。 - 特許庁

The recorder CPU 14 transfers the sequence data stored in the DRAM 62 to the SDRAMs 64, 66 to be retreated, and stores the sound data of a part to be waveform edited into the DRAM 62, and performs the waveform editing work by using the DRAM 62 as a work area.例文帳に追加

レコーダＣＰＵ１４は、編集モード時に、ＤＲＡＭ６２に格納されているシーケンスデータをＳＤＲＡＭ６４，６６に転送して待避させ、波形編集する部分の音データをＤＲＡＭ６２に格納し、該ＤＲＡＭ６２を作業領域として、波形編集処理を実行する。 - 特許庁

To provide an arbiter circuit for arbitrating two conditions based on control condition of refresh speed in a DRAM device and access operation condition for the DRAM device to control refresh speed by processing in the DRAM device.例文帳に追加

ＤＲＡＭ装置内の処理によってリフレッシュ速度を制御するため、ＤＲＡＭ装置でのリフレッシュ速度の制御状況とＣＰＵのＤＲＡＭ装置に対するアクセス動作状況とに基づいて二つの状況を調停するための調停回路を備えさせなればならない。 - 特許庁

Logic circuits 11, 12 access commonly DRAM block 14 through an access circuit 20.例文帳に追加

論理回路１１，１２はアクセス回路２０を介してＤＲＡＭブロック１４に共通にアクセスする。 - 特許庁

A disk camcorder has a disk 9, a CPU 18, a DRAM 19 and a FLASH memory 21.例文帳に追加

ディスクカムコーダは、ディスク９、ＣＰＵ１８、ＤＲＡＭ１９、ＦＬＡＳＨメモリ２１を備える。 - 特許庁

To provide a DRAM which can be operated at high speed while keeping low standby current.例文帳に追加

低スタンバイ電流を維持したまま動作の高速化を実現するＤＲＡＭを提供する。 - 特許庁

To precise a integrated semiconductor circuit device, such a DRAM, and to improve the performance level of the device.例文帳に追加

ＤＲＡＭ等の半導体集積回路装置の微細化を図り、また、高性能化を図る。 - 特許庁

The print controller comprises means for loading a program on the flash memory to a DRAM, means for executing the program on the DRAM, means for writing font information, or the like, in the flash memory, means for detecting disconnection of power supply, and means for writing the program on the DRAM back to the flash memory.例文帳に追加

フラッシュメモリ上のプログラムをＤＲＡＭへロードする手段、ＤＲＡＭ上でプログラムを実行する手段、フォント情報等をフラッシュメモリに書き込む手段、電源の切断を検出する手段、ＤＲＡＭ上のプログラムをフラッシュメモリへ書き戻す手段などから構成される。 - 特許庁

To achieve high-speed DRAM access in MPEG processing.例文帳に追加

ＭＰＥＧ処理において、ＤＲＡＭに対するアクセス処理を高速に行うことを課題とする。 - 特許庁

To provide a 1T-DRAM semiconductor memory device with a low data writing voltage.例文帳に追加

データの書き込み電圧が低い１Ｔ−ＤＲＡＭの半導体記憶装置を提供する。 - 特許庁

Output data (original picture data) of the A/D converter 14 are temporarily stored in a DRAM 16.例文帳に追加

Ａ／Ｄ変換器１４の出力データ（原画像データ）はＤＲＡＭ１６に一時記憶される。 - 特許庁

This time-up signal 6 is transferred to a DRAM control circuit 5 inside a logic LSI 3.例文帳に追加

このタイムアップ信号６をロジックＬＳＩ３内部のＤＲＡＭ制御回路５に伝達する。 - 特許庁

To provide a high-density dynamic random access memory (DRAM) circuit having a 4M storage capacity.例文帳に追加

４Ｍの蓄積容量を有する高密度ダイナミックランダムアクセスメモリ（ＤＲＡＭ）回路を提供する。 - 特許庁

A DRAM chip 1 and a logic chip 2 are connected through the semiconductor chip 4.例文帳に追加

そして、この半導体チップ４を介して、ＤＲＡＭチップ１とロジックチップ２とを接続する。 - 特許庁

To provide a power source control unit in which current consumption during standby of a DRAM is reduced.例文帳に追加

ＤＲＡＭのスタンバイ時の消費電流を低減する電源制御装置を提供する。 - 特許庁

When the TLB error is generated, a module 14b is copied from a ROM 13 to the DRAM 22.例文帳に追加

ＴＬＢミスが発生すると、ＲＯＭ１３からＤＲＡＭ２２にモジュール１４ｂを複写する。 - 特許庁

To partially improve a hold property of a DRAM without complicating a manufacturing process.例文帳に追加

製造プロセスを複雑化することなく、ＤＲＡＭのホールド特性を部分的に向上させること。 - 特許庁

When a system is turned on, the data stored in the FPGA 3 is read into a work memory of a DRAM 2.例文帳に追加

システムオン時、ＦＰＧＡ３に保存したデータをＤＲＡＭ２などのワークメモリに読み込む。 - 特許庁

To suppress reduction of reliability of holding stored information caused by a coupling noise in a DRAM.例文帳に追加

ＤＲＡＭにおいて、カップリングノイズによる記憶情報の保持信頼性低下を抑制する。 - 特許庁