「dRAM」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Consequently, more DRAM chips than the number of the through-conductors can be selected.例文帳に追加

このようにすると、貫通配線の本数よりも多い個数のＤＲＡＭチップを選択対象とすることができる。 - 特許庁

To provide a structure for a perpendicular-type DRAM capable of being integrated into a process flow, using a flat surface device.例文帳に追加

平面デバイスを使用するプロセス・フローに統合できる垂直型ＤＲＡＭ用の構造を提供する。 - 特許庁

The station 2 is provided with a receiving part 23, a DRAM 21, a received data processing part 24, and an FROM 22.例文帳に追加

ステーション２は、受信部２３と、ＤＲＡＭ２１と、受信データ処理部２４と、ＦＲＯＭ２２とを備える。 - 特許庁

To realize a logic mixed-loading memory of a DRAM base without reducing a breakdown strength characteristic of a gate insulation film.例文帳に追加

ＤＲＡＭベースのロジック混載メモリをゲート絶縁膜の耐圧特性を低下させることなく実現する。 - 特許庁

To provide a DRAM cell having a self-aligned gradient P well and a method for forming the same.例文帳に追加

自己整合した傾斜Ｐウェルを有するＤＲＡＭセルおよびそれを形成する方法を提供する。 - 特許庁

To provide a 1-transistor type DRAM driving method with an improved write margin.例文帳に追加

マルチビットに対応した書込み動作のマージンを改善した１−トランジスタ型ＤＲＡＭの駆動方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit device having a DRAM which enables high integration and high speed acceleration.例文帳に追加

高集積化と高速化を実現したＤＲＡＭを備えた半導体集積回路装置を提供する。 - 特許庁

To shorten required time of STR processing in an information processing system using XDR DRAM.例文帳に追加

ＸＤＲ ＤＲＡＭを用いた情報処理システムにおけるＳＴＲ処理の所要時間を短縮する。 - 特許庁

When DRAM access is required by a logic circuit, a high potential V1 is made a substrate potential Vbb so that a sufficient data setup time is secured, and while DRAM access is not required by the logic circuit, a low potential V2 is made a substrate potential Vbb so that an electric charge holding time of the DRAM cell 14a is extended.例文帳に追加

ＤＲＡＭアクセス要求がロジック回路から出された場合には十分なデータセットアップ時間が確保されるように高い電位Ｖ１を、ロジック回路からのＤＲＡＭアクセス要求がない間はＤＲＡＭセル１４ａの電荷保持時間を伸ばすように低い電位Ｖ２をそれぞれ基板電位Ｖｂｂとする。 - 特許庁

The data to be stored in the DRAM 13 are transferred from an external ROM 3 just after a power is supplied.例文帳に追加

ＤＲＡＭ１３に格納されるデータは、例えば電源投入直後に、外部ＲＯＭ３から転送される。 - 特許庁

The semiconductor storage device includes a flash memory, a clock synchronization type DRAM, a control circuit which is bound to the flash memory and clock synchronization type DRAM, and controls access to the clock synchronization type DRAM and flash memory, and a plurality of input/output terminals bound to the control circuit.例文帳に追加

半導体記憶装置は、フラッシュメモリと、クロック同期型ＤＲＡＭと、前記フラッシュメモリ及び前記クロック同期型ＤＲＡＭに結合され、前記クロック同期型ＤＲＡＭ及び前記フラッシュメモリに対するアクセスを制御するための制御回路と、前記制御回路に結合された複数の入出力端子とを含む。 - 特許庁

Lastly, after completing the writing, the synchronous-type DRAM device is set from the refresh mode into the normal mode.例文帳に追加

最後に、書込みが完了たし後に、同期型ＤＲＡＭ装置はリフレッシュモードからノーマルモードに設定される。 - 特許庁

In one embodiment, the voltage control system and the method are performed by a DRAM circuit at refresh-operation.例文帳に追加

一実施形態では、電圧制御システムおよび方法は、リフレッシュ動作時のＤＲＡＭ回路で実施される。 - 特許庁

A lower electrode 11a of a memory cell capacitor is formed in an interlayer insulating film 9 in a DRAM region 100.例文帳に追加

ＤＲＡＭ領域１００の層間絶縁膜９にメモリセルキャパシタの下部電極１１ａが形成される。 - 特許庁

To provide a DRAM semiconductor device in which a storage node can be formed with minuteness and high accuracy.例文帳に追加

ストレージノードを微細且つ高精度に形成することができるＤＲＡＭ半導体装置を提供する。 - 特許庁

MULTI-BANK SCHEDULING TO IMPROVE PERFORMANCE ON TREE ACCESS IN DRAM BASED RANDOM ACCESS MEMORY SUBSYSTEM例文帳に追加

ＤＲＡＭベースのランダム・アクセス・メモリ・サブシステムでツリー・アクセスに関する性能を改善するためのマルチ・バンク・スケジューリング - 特許庁

To provide a precharge technique for an integrated circuit device incorporating a DRAM apparatus and other mixed DRAMs.例文帳に追加

ＤＲＡＭ装置および他の混載ＤＲＡＭを組込んだ集積回路装置におけるプリチャージ技術を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, ITS MANUFACTURING METHOD AND CELL SIZE CALCULATING METHOD OF DRAM MEMORY CELL例文帳に追加

半導体集積回路装置およびその製造方法ならびにＤＲＡＭメモリセルのセルサイズ算出方法 - 特許庁

The region averaging circuit 31 stores pseudo black pixel data constituting the image data in a DRAM 27.例文帳に追加

領域平均化回路３１は画像データを構成する擬似黒色画素データをＤＲＡＭ２７に格納する。 - 特許庁

When confirmation reproduction or reproduction are performed, the number of lines is converted by thinning out readout addresses of the DRAM 9.例文帳に追加

確認再生時および再生時では、DRAM９の読出しアドレスの間引きによりライン数を変換する。 - 特許庁

To provide a refresh control method in a multiport DRAM and a multiport memory system using its method.例文帳に追加

マルチポートＤＲＡＭでのリフレッシュ制御方法及びその方法を利用するマルチポートメモリシステムを提供する。 - 特許庁

To provide a pseudo dual port DRAM which performs dual-port access properly while holding a clock cycle.例文帳に追加

クロックサイクルを保持しつつ、適度なデュアルポートアクセスを行える擬似的なデュアルポート型のＤＲＡＭを提供する。 - 特許庁

Based on this fact, the Japanese Government imposed countervailing duties of 27.2 % on imports of DRAMs produced by Hynix.例文帳に追加

このため、2006年１月27日より韓国産ハイニックス社製DRAMに対して27.2％の相殺関税を賦課している。 - 経済産業省

a British imperial capacity measure (liquid or dry) equal to 1/60th fluid dram or 0.059194 cubic centimeters 例文帳に追加

英国制定の容量測定単位（液体または乾物）で1/60液量ドラムや0.059194立方センチメートルに同じ - 日本語WordNet

When the DRAM chip 1 is connected to a logic chip 2, the input/output terminal 1a is used.例文帳に追加

そして、ＤＲＡＭチップ１とロジックチップ２とを接続する際に、入出力端子１ａを用いて接続する。 - 特許庁

A specific number of image data among the image data stored by the CD-R drive 4 are transferred to the DRAM 2.例文帳に追加

ＣＤ−Ｒドライブ４に記憶された画像データから所定数の画像データをＤＲＡＭ２へ転送する。 - 特許庁

To provide a method for forming a source and a drain of an embedded DRAM device having interchangeability with a method for forming a logical unit by forming the embedded DRAM device and the logical unit on a single chip.例文帳に追加

単一チップ上に埋め込まれたＤＲＡＭ装置および論理装置を形成し、論理装置を形成する方法と互換性がある埋め込まれたＤＲＡＭ装置のソースおよびドレインを形成する方法を提供すること。 - 特許庁

In addition, after a phase for a clock signal of the data signal is retained, the memory controller periodically generates sampling clocks; and also the phase of the data signal is adjusted according to the sampling clocks after the phase retention in the DRAMs.例文帳に追加

更に、DRAMで、データ信号のクロック信号に対する位相が保持された後、メモリコントローラは周期的にサンプリングクロックを発生し、他方、DRAMでは、位相保持後、サンプリングクロックにしたがって、データ信号の位相を調整する。 - 特許庁

It is determined whether or not the feature of the image signal of the image data is recognized, image data in which a feature stored in the DRAM is recognized are erased when the feature is recognized, and image data in the DRAM are read out.例文帳に追加

画像データの画像信号の特徴の認識の有無を判断し、特徴を認識した場合はＤＲＡＭ内に保存した特徴が認識された画像データを消去し、ＤＲＡＭ内の画像データを読み出す。 - 特許庁

An image editing control part 603 allocates one color component of CMYK to each bank of the synchronous type DRAM 604 and controls the read/write of the image data of the respective color components from/to the synchronous type DRAM 604.例文帳に追加

画像編集制御部６０３は、同期式ＤＲＡＭ６０４の各バンクにＣＭＹＫの１つの色成分を割り当て、同期式ＤＲＡＭ６０４に対する各色成分の画像データの読出し／書込み制御を行う。 - 特許庁

To reconcile a process (gate-SAC) for forming the contact hole of a DRAM and a process (L-SAC) for forming the contact hole of a logic LSI in manufacture of a semiconductor integrated circuit device mounting a DRAM and a logic LSI mixedly.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置の製造において、ＤＲＡＭのコンタクトホール形成プロセス（ゲート−ＳＡＣ）とロジックＬＳＩのコンタクトホール形成プロセス（Ｌ−ＳＡＣ）とを両立させる。 - 特許庁

A CS signal (cs#), because pulse width is shortened, becomes an L level at a time t3 when the clock signal to the DRAM 80 rises, but becomes an H level when the clock signal to the DRAM 90 rises.例文帳に追加

ＣＳ信号（ｃｓ＃）はパルス幅が短縮されており、ＤＲＡＭ８０に対するクロック信号が立ち上がる時刻ｔ３ではＬレベルとなるが、ＤＲＡＭ９０に対するクロック信号の立ち上がり時にはＨレベルとなっている。 - 特許庁

A voltage comparing unit 110 monitors the voltage value written to the DRAM 102, and stores the voltage value written to the DRAM 102 last in a Flash ROM 103 when judging that the voltage value is abnormal.例文帳に追加

電圧比較部１１０は、ＤＲＡＭ１０２に書き込まれた電圧値を監視しており、該電圧値が異常であると判断すると、その直前にＤＲＡＭ１０２に書き込まれた電圧値をＦｌａｓｈ ＲＯＭ１０３に保存する。 - 特許庁

When the erasing and readout of the image data in the DRAM finishes, or when the readout and erasing of the image data in the DRAM finishes, either image transformation processing or image processing is performed.例文帳に追加

ＤＲＡＭ内の画像データの消去と読み出しが終了したら、あるいは、ＤＲＡＭ内の画像データの読み出しと消去が終了したら、画像変換処理あるいは画像加工処理のいずれかかの処理を実行する。 - 特許庁

To provide a DRAM-type memory system and a memory management control method by which a DRAM-type memory is used to implement efficient continuous reading and writing of data, to allow handling of data in a FIFO format.例文帳に追加

ＤＲＡＭ型メモリを用いてデータの効率的な連続読み出しおよび書き込みをを実現し、ＦＩＦＯ形式でのデータの取り扱いを可能にするＤＲＡＭ型メモリシステムおよびメモリ管理制御方法を提供する。 - 特許庁

To provide a semiconductor device having a cell structure of a DRAM for facilitating countermeasures to the fining and high integration of a design rule in recent years with the cells of the DRAM which are excellent in charge holding capability, and a method for manufacturing the semiconductor device.例文帳に追加

ＤＲＡＭのセルの電荷保持能力に優れ、近年のデザインルールの微細化、高集積化に対応したＤＲＡＭのセル構造を有した半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

The processor 11 executes a preparatory process for the processor 10 to read a group of instructions about the OS from a DRAM 13 and make them executable (e.g., checking the consistency of a kernel image held in the DRAM 13).例文帳に追加

プロセッサ１１は、プロセッサ１０がＤＲＡＭ１３からＯＳに関する命令群を読み出して実行可能となるための準備処理（例えばＤＲＡＭ１３に保持されたカーネルイメージの整合性チェック）を実行する。 - 特許庁

To open a storage node contact in the vicinity of a pressure limit and suppress a rise in resistance of the storage node contact in accordance with a reduction in memory cell size of a DRAM such that it will be compatible with a DRAM of 0.1 μm-generation.例文帳に追加

ＤＲＡＭのメモリセルの縮小化に合わせて記憶ノードコンタクトを耐圧限界付近で開口するとともに記憶ノードコンタクトの抵抗上昇の抑制を図り、０．１μｍ世代ＤＲＡＭへの対応を図る。 - 特許庁

To suppress the quantity of road data to be recorded in an external DRAM, in a navigation device for a vehicle for acquiring the road data of a mesh where a guide route passes from DVD-ROM or the like and recording the data in the external DRAM.例文帳に追加

誘導経路が通るメッシュの道路データをＤＶＤ−ＲＯＭ等から取得して外部ＤＲＡＭに記録する車両用ナビゲーション装置において、外部ＤＲＡＭに記録する道路データの量を抑える。 - 特許庁

A standard DRAM 161 is connected with a memory control circuit 150 via a first external bus, and an option DRAM 162 is connected with the memory control circuit 150 via the first external bus and a second external bus.例文帳に追加

標準ＤＲＡＭ１６１は、第１の外部バスを介してメモリー制御回路１５０に接続され、オプションＤＲＡＭ１６２は、第１の外部バスと第２の外部バスを介してメモリー制御回路１５０に接続される。 - 特許庁

To easily reduce the pattern area of an array of DRAM cells which uses vertical MOS transistors for a transfer gate, facilitate consistency with peripheral transistors when a cell array is formed, and minimize increase in the number of masks for simultaneous formation.例文帳に追加

縦型MOS トランジスタをトランスファゲートに用いたDRAMセルのアレイのパターン面積の縮小が容易であり、セルアレイの形成時に周辺トランジスタとの整合性を取り易く、マスク数の増加を最小限にして同時に形成する。 - 特許庁

After the data stored in the DRAM 103 is saved in the stack area 102b of the SRAM 102, a power saving mode shift processing portion 104 stops a refresh action of the DRAM 103, and shifts to the power saving mode.例文帳に追加

ＤＲＡＭ１０３に格納されたデータがスタック領域１０２ｂに退避された後に、省電力モード移行処理部１０４は、ＤＲＡＭ１０３のリフレッシュ動作を停止し、省電力モードへ移行する制御を行なう。 - 特許庁

This refreshing method is for a dynamic random access memory (DRAM) 3 provided in the microcontroller 1, and the DRAM 3 is refreshed during the preset standby time Tw of a microprocessor 2 controlling the microcontroller 1.例文帳に追加

マイクロコントローラ１内に設置されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）３のリフレッシュ方法であって，ＤＲＡＭ３は，マイクロコントローラ１を制御するマイクロプロセッサ２の予め設定された待機時間Ｔｗ中にリフレッシュされる。 - 特許庁

To enable to adjust a bit line reference potential when a bit line potential is read out by a bit line sense amplifier adopting an over-drive system in a DRAM and to read cell data correctly even if a cycle of read operation is shortened.例文帳に追加

DRAMにおいて、オーバードライブ方式を採用したビット線センスアンプによりビット線電位を読み出す時のビット線参照電位を調整可能とし、読み出し動作のサイクルを短くしてもセルデータを正しく読み出す。 - 特許庁

To make compatible the contact hole formation process (gate-SAC) of a DRAM and the contact hole formation process (L-SAC) of a logic LSI compatible in the manufacture of a semiconductor integrated circuit device having a DRAM and a logic LSI together.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置の製造において、ＤＲＡＭのコンタクトホール形成プロセス（ゲート−ＳＡＣ）とロジックＬＳＩのコンタクトホール形成プロセス（Ｌ−ＳＡＣ）とを両立させる。 - 特許庁