「dRAM」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

Since etching of the interlayer insulating film in the lateral direction is prevented in a boundary between a DRAM memory and a logic unit, it is no longer necessary to provide a margin which takes into consideration this etching, and the area of the DRAM memory can be reduced.例文帳に追加

エッチストッパ部材により、ＤＲＡＭメモリ部とロジック部との境界における層間絶縁膜の横方向のエッチングが阻止されるので、このエッチングを考慮したマージンを設ける必要がなくなり、ＤＲＡＭメモリ部の面積の縮小が可能になる。 - 特許庁

Unlike the conventional capacitor-over-bit line(COB) DRAM cells having the capacitors on the bit lines, this DRAM cell having capacitors adjacent to the bit lines eliminates the need to have dedicated contacts in the capacitor, making it possible to realize higher capacitance with lower global topography.例文帳に追加

ビット線の上にキャパシタがある従来の（ＣＯＢ）ＤＲＡＭセルとは異なり、ビット線の横にキャパシタがあるこのＤＲＡＭセルは、キャパシタ専用のコンタクトの必要がなくなり、より低い大域トポグラフィでより高いキャパシタンスを実現することが可能になる。 - 特許庁

When a parameter at the time of stop of a power source is read out from a DRAM 111, a CPU 113 executes a control program stored in a ROM 112, and calculates a reproduction time at the time of stop of the power source based on the parameter read out from the DRAM 111.例文帳に追加

電源停止時のパラメータがＤＲＡＭ１１１から読み出されると、ＣＰＵ１１３は、ＲＯＭ１１２に格納された制御プログラムを実行して、ＤＲＡＭ１１１から読み出したパラメータに基づいて電源停止時の再生時間を演算する。 - 特許庁

To provide a mobile terminal which can subdivide and refresh a program area of a DRAM, reduce current consumption in a standby state by performing data loading from a flash memory to a DRAM if needed, and extend an available standby period.例文帳に追加

ＤＲＡＭのプログラム領域を細分化してリフレッシュし、必要に応じてフラッシュメモリからＤＲＡＭへのデータロードを行うことにより、待ち受け状態での消費電流を低減し、待ち受け可能時間を延ばすことができる携帯端末を提供する。 - 特許庁

To save power consumption by eliminating the need of ensuring an extra area in a SRAM as a area for saving data stored in a DRAM to the SRAM during shifting to a power saving mode, in a semiconductor device provided with the DRAM and the SRAM.例文帳に追加

ＤＲＡＭおよびＳＲＡＭを備える半導体装置において、省電力モード移行時に、ＤＲＡＭに格納されたデータをＳＲＡＭに退避させる領域として、ＳＲＡＭに余分な領域を確保することなく、消費電力を削減する。 - 特許庁

The reading frequency of image data from the DRAM 12 to a DMA controller 20 is reduced, compared with the case where image data of the quantity to be transferred to a single buffer RAM is read from the DRAM 12, and the plus duty factor of the memory and bus line can be reduced.例文帳に追加

常に単一のバッファＲＡＭに転送すべき量の画像データをＤＲＡＭ１２から読み出す場合に比較して、ＤＲＡＭ１２からＤＭＡコントローラ２０への画像データの読出回数が削減され、メモリ及びバスラインの占有率が低くなる。 - 特許庁

To provide a detection amplifier for DRAM connected in series between two terminals in which power source voltage is applied.例文帳に追加

本発明は電源電圧を印加する２つの端子間に直列に接続されたＤＲＡＭ用の検出増幅器を提供する。 - 特許庁

The DRAM 1 is configured so as to simultaneously start writing of the reference potential to the capacitor 22 and the capacitor 82.例文帳に追加

ＤＲＡＭ１においては、キャパシタ２２およびキャパシタ８２への参照電位の書込みが同時に開始されるように構成されている。 - 特許庁

To provide a semiconductor device, having a small area which functions as an e-DRAM which does not have void regions, and to provide a method for manufacturing the same.例文帳に追加

ボイド領域のないｅ−ＤＲＡＭとして機能する小面積の半導体装置及びその製造方法を提供する。 - 特許庁

To provide a DRAM of an SRAM type interface from which a timing rule to addresses is removed.例文帳に追加

本発明は、アドレスに対するタイミング規定を取り払ったＳＲＡＭ型インターフェースのＤＲＡＭを提供することを目的とする。 - 特許庁

To provide a method of manufacturing a semiconductor device, equipped with a DRAM transistor whose junction leak is low and whose drive force is high.例文帳に追加

接合リークの小さい，かつ駆動力の高いＤＲＡＭのメモリセルトランジスタを備えた半導体装置の製造方法を提供する。 - 特許庁

To achieve a high degree of integration in forming a trenched DRAM memory cell by facilitating the connection between a vertical transistor and a trench capacitor.例文帳に追加

トレンチ型ＤＲＡＭメモリセルの形成において、垂直型トラジスタとトレンチ型キャパシタの接続を容易化し、高集積化する。 - 特許庁

The number determination part 7 determines the number of storage object data to be stored in the DRAM 4 based on the holding capability value.例文帳に追加

個数決定部７は、保持能力値に基づいて、記憶対象のデータが、ＤＲＡＭ４に記憶されるべき個数を決定する。 - 特許庁

To provide a driving circuit for a nonvolatile DRAM which can be driven by low internal voltage and to provide a driving method therefor.例文帳に追加

低い内部電圧で駆動させることができる不揮発性ＤＲＡＭの駆動回路及びその駆動方法を提供すること。 - 特許庁

To perform a write-in operation of data at high speed and surely in a synchronous DRAM writing data for each selected column.例文帳に追加

選択されたカラムごとにデータを書き込む同期型ＤＲＡＭにおいて、データの書込動作を高速かつ確実に行うことにある。 - 特許庁

To improving the reliability and integration of a semiconductor integrated circuit device that has a three-dimensional capacitor such as a DRAM cell.例文帳に追加

ＤＲＡＭの様な立体状のキャパシタをもつ半導体集積回路装置の高信頼性を高め、更に集積密度を高める。 - 特許庁

The arbitrating circuit 250 monitors the signal AA and resets the signals ME-DRAM and BG-P1 after the address signals are transferred, thereby sending a bus grant signal BG-P2 to a 2nd bus master 220 having sent a 2nd bus request BR-P2 out.例文帳に追加

スレーブデバイスがデータアクノリッジ信号をアサートしている期間内に、バスマスタとの間でデータが転送される。 - 特許庁

A DRAM element includes a plurality of memory blocks composed of memory blocks 200a located at the edge and memory blocks located at the center side.例文帳に追加

複数個のメモリブロックを有し、エッジに位置したメモリブロックに隣接した中央側メモリブロックを含むＤＲＡＭ素子が提供される。 - 特許庁

To prevent resistance of an embedded strap of a DRAM cell from changing by the overlapping manner of a deep trench and an active region.例文帳に追加

ＤＲＡＭセルの埋め込みストラップの抵抗が、深いトレンチと、能動領域との重なりかたにより、変動することを解決する。 - 特許庁

When the difference is less than the threshold value, the average false black pixel data of the data level of the minimum is used as noise data and is stored in a DRAM 27.例文帳に追加

差が閾値未満の場合、最小値のデータレベルの平均擬似黒色画素データをノイズデータとしてＤＲＡＭ２７に格納する。 - 特許庁

To separate a DRAM part into a texture buffer for storing texture data and a frame buffer for storing pixel data.例文帳に追加

本発明は、ＤＲＡＭ部を、テクスチャデータを記憶するテクスチャバッファとピクセルデータを記憶するフレームバッファとに分離したことを特徴とする。 - 特許庁

This memory device is provided with at least two DRAM memory modules, at least one external ECC module and a memory controller.例文帳に追加

メモリーデバイスは、少なくとも２つのＤＲＡＭメモリーモジュールと、少なくとも１つの外部ＥＣＣモジュールと、メモリーコントローラとを備えている。 - 特許庁

To provide a bandwidth maintenance queue manager for (first-in first-out)FIFO buffer provided with another DRAM storage device for maintaining a FIFO queue.例文帳に追加

ＦＩＦＯキューを維持する別個のＤＲＡＭ記憶装置を含んだＦＩＦＯバッファ用の帯域幅維持キュー・マネージャを提供する。 - 特許庁

Upon ending storage of the partial images P1-P5 in a DRAM 10, decision results at step S111 become YES.例文帳に追加

このようにして、部分画像Ｐ１〜Ｐ５をＤＲＡＭ１０内への保存が終了すると、ステップＳ１１１の判断がＹＥＳとなる。 - 特許庁

In a DRAM circuit region S2, a p-type well region 11 is formed on the surface of an embedded n-type well region 10.例文帳に追加

ＤＲＡＭ回路領域Ｓ２は、埋め込みｎ型ウェル領域１０表面にｐ型ウェル領域１１が形成されている。 - 特許庁

A memory device changes a shape of a logic address map of a DRAM core in accordance with a page length specifying signal outputted from a mode register.例文帳に追加

メモリデバイスは、モードレジスタから出力されるページ長指定信号に応じて、ＤＲＡＭコアの論理アドレスマップ形状を変更する。 - 特許庁

An A/D converter converts a video signal from a CCD 1 into a digital signal, and a memory controller 4 stores the digital signal to a DRAM 3.例文帳に追加

ＣＣＤ１からの映像信号をＡ／Ｄ変換器２によりデジタル化し、メモリコントローラ４によりＤＲＡＭ３に格納する。 - 特許庁

To suppress degradation of a capacitance insulating film of a DRAM capacitor by reducing the stress that occurs in an upper electrode.例文帳に追加

ＤＲＡＭキャパシタにおいて、上部電極内に発生する応力を低減することにより、容量絶縁膜の劣化を抑制する。 - 特許庁

To provide a new microcell redundancy system for a wide band width embedded DRAM having a SRAM cache interface.例文帳に追加

ＳＲＡＭキャッシュ・インターフェースを有する高帯域幅埋込みＤＲＡＭの新しいマイクロセル冗長性方式を提供すること。 - 特許庁

To provide a large-capacity DRAM reduced in data holding current and capable of stably supplying an operation power supply voltage.例文帳に追加

データ保持電流が低減された安定に動作電源電圧を供給することのできる大容量ＤＲＡＭを提供する。 - 特許庁

In the DRAM 12, when data of one cluster (corresponds to reproducing time of approximately two seconds) are stored, the data are read out and reproduced.例文帳に追加

ＤＲＡＭ１２では、１クラスタ分（約２秒の再生時間に対応する）のデータが記憶されたとき、これを読み出し、再生する。 - 特許庁

To form a silicide layer in a logic circuit region, without causing mass residue containing a metal in a DRAM circuit region.例文帳に追加

金属を含む塊状残渣をＤＲＡＭ回路領域に残存させることなく、ロジック回路領域においてシリサイド層を形成する。 - 特許庁

To provide a method for improving write time for a dynamic random access memory(DRAM) having destructive read architecture.例文帳に追加

破壊読取りアーキテクチャを有するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）のための書込み時間を改善する方法を提供すること。 - 特許庁

A DRAM and an EPROM integrated into a PNDRAM can be always and easily reconstituted during manufacturing or in a market.例文帳に追加

ＰＮＤＲＡＭに統合されるＤＲＡＭ及びＥＰＲＯＭは、製造中または市場において、いつでも容易に再構成され得る。 - 特許庁

The dual port DRAM cell array 23 is shared and can be simultaneously accessed by the CPU 14 and the DSP 16.例文帳に追加

Ｄｕａｌ−Ｐｏｒｔ・ＤＲＡＭセルアレイ２３は、ＣＰＵ１４及びＤＳＰ１６に共有されて同時にアクセス可能である。 - 特許庁

To provide a bit-line contact and formation method thereof for a vertical DRAM array, using a bit-line contact mask.例文帳に追加

ビット線コンタクト・マスクを用いてバーチカルＤＲＡＭアレイのためのビット線コンタクトを形成する方法およびビット線コンタクトを提供する。 - 特許庁

The DRAM further has a floating gate insulated from the surface and is positioned between the first and second regions.例文帳に追加

ＤＲＡＭは、更に、この表面から絶縁されて第１領域と第２領域との間に位置決めされたフローティングゲートを有する。 - 特許庁

Therefore, in this DRAM memory device, the voltage leak characteristics of a cell can be read out by measurements.例文帳に追加

したがって、このＤＲＡＭメモリ・デバイスは、どのセルがより大きな電圧漏れ特性を有するかを測定することによって読出される。 - 特許庁

To provide a multi-port DRAM in which access to different row blocks is possible in one and the same column block.例文帳に追加

本発明は、同一のコラムブロックで異なるローブロックへのアクセスを可能とするマルチポートＤＲＡＭを提供することを目的とする。 - 特許庁

When a DRAM for reproduction is filled and reading operation is stopped temporarily (step S4; yes), final stray light offset compensation is performed.例文帳に追加

再生用のＤＲＡＭが一杯になって読込動作が一時停止されれば（ステップＳ４；イエス）、最終的な迷光オフセット補正を行う。 - 特許庁

An OSD controller 12 generates a graphic display signal Vosd for OSD display based on the data stored in the DRAM 13.例文帳に追加

ＯＳＤコントローラ１２は、ＤＲＡＭ１３に格納されたデータに基づいて、ＯＳＤ表示用のグラフィック表示信号Ｖosdを生成する。 - 特許庁

The generator is characterized in that it has a storage means for storing in the SRAM and the DRAM the pattern data after interpreted.例文帳に追加

本装置は、パターンデータを解釈してＳＲＡＭ、ＤＲＡＭに格納する格納手段を有することを特徴とする装置である。 - 特許庁

To maintain high performance of the MISFET of a logic circuit, and to reduce the leakage currents of the selected MISFET of a DRAM memory cell.例文帳に追加

ロジック回路のＭＩＳＦＥＴの高い能を維持しつつ、ＤＲＡＭメモリセルの選択ＭＩＳＦＥＴのリーク電流を低減する。 - 特許庁

To provide a DRAM in which an appropriate bit line reference potential can be set by using a dummy cell of a capacity coupling type.例文帳に追加

容量結合型のダミーセルを用いて適切なビット線の参照電位を設定することを可能としたＤＲＡＭを提供する。 - 特許庁

Consequently, data communication to be executed between each FIFO memory 51-56 and the synchronous DRAM 62 can be executed efficiently.例文帳に追加

そのため、各ＦＩＦＯメモリ５１〜５６と同期型ＤＲＡＭ６２との間で実行されるデータ通信を効率的に実行できる。 - 特許庁