「dRAM」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

To provide a manufacturing method of a semiconductor device such as a DRAM, having a capacitor capable of obtaining large capacitance in a restricted occupied area.例文帳に追加

限られた占有面積の中で大きな容量値が得られるキャパシタを有するＤＲＡＭ等の半導体装置の製造方法を提供する。 - 特許庁

To provide a DRAM and a refreshing method performing successively normal access and refreshing in one operation cycle of a SRAM.例文帳に追加

本発明は、ＳＲＡＭの１動作サイクル内に、通常のアクセスとリフレッシュを逐次行うＤＲＡＭ及びリフレッシュ方法を提供することにある。 - 特許庁

A memory device, such as a DRAM cache memory, may be used to cache write data corresponding to particular addresses of a PCM DIMM.例文帳に追加

ＤＲＡＭキャッシュメモリのようなメモリデバイスを用いて、ＰＣＭＤＩＭＭの特定のアドレスに対応する書き込みデータをキャッシュに格納することができる。 - 特許庁

To reduce current consumption and a peak current at the time of transferring data in a semiconductor integrated circuit integrating a DRAM and a logic circuit in one chip.例文帳に追加

ＤＲＡＭとロジックとを1チップに集積する半導体集積回路でデータを転送する際の消費電流及びピーク電流を低減する。 - 特許庁

To improve the display quality by preventing flickering in a still image display mode in an active matrix type display device having DRAM as a holding circuit.例文帳に追加

保持回路としてＤＲＡＭを有するアクティブマトリクス型表示装置において、静止画表示モードのフリッカを防止し、表示品質を向上させる。 - 特許庁

The memory system uses a conventional DRAM memory structure having a pair of first-level sense amplifier, a second-level sense amplifier, and control logic for the sense amplifiers.例文帳に追加

メモリシステムは、１対の第１レベルセンスアンプ、１つの第２レベルセンスアンプ、センスアンプ用の制御ロジックを有する従来のＤＲＡＭメモリ構造を用いる。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of reducing resistance of a gate electrode of a logic device regarding a DRAM/ logic consolidated type semiconductor device.例文帳に追加

ＤＲＡＭ・ロジック混載型の半導体装置に関して、ロジックデバイスのゲート電極を低抵抗化し得る半導体装置の製造方法を得る。 - 特許庁

There is formed a transistor for memory in a DRAM region AreaD where no silicide film is formed on a source region 7a and a drain region 7b.例文帳に追加

ＤＲＡＭ領域AreaDには、ソース領域７ａ及びドレイン領域７ｂ上にシリサイド膜が形成されていないメモリ用トランジスタが形成されている。 - 特許庁

To provide a DRAM circuit with which operation speed of writing can be increased even when a write-mask is performed and its control method.例文帳に追加

ライト・マスクを伴なう場合であってもライト・オペレーションの高速化を図ることでができるＤＲＡＭ回路およびその制御方法を提供する - 特許庁

Single data rate mode signals CL1, BL1 are activated, and a double data rate synchronous DRAM integrated circuit device is operated with a single data rate mode.例文帳に追加

シングルデータレートモード信号ＣＬ１、ＢＬ１を活性化してダブルデータレート同期式ＤＲＡＭ集積回路装置をシングルデータレートモードで動作させる。 - 特許庁

The differential output signals from the sense amplifiers of the DRAM are applied to a unit (5) which converts these output signals to the non-differential current mode signal.例文帳に追加

ＤＲＡＭのセンスアンプからの差出力信号は、これらの出力信号を非差動電流モードの信号に変換するユニット（５）に加えられる。 - 特許庁

To prevent the transistor of a non-selective cell connected to the same word line from turning ON so as to lessen it in power consumption in a DRAM cell.例文帳に追加

ＤＲＡＭセル内のトランジスタ等において、同一ワード線に接続された非選択セルのトランジスタの導通を防止し、消費電力を低減する。 - 特許庁

When leakage is normal or within a normal range, a refresh-cycle time is optimized, and power consumption used for DRAM refreshing is minimized.例文帳に追加

リークが普通か、または通常範囲内の場合、リフレッシュ時間が最適化され、ＤＲＡＭリフレッシュに使用される消費電力は最小化される。 - 特許庁

To provide a method for controlling operation of a dynamic random access memory(DRAM) system having a plurality of memory cells constituted of rows and columns.例文帳に追加

ロウおよびカラムに編成された複数のメモリ・セルを有するダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）システムの動作を制御する方法を提供すること。 - 特許庁

To minimize increase of the excessive chip area under the condition where an evaluation pad also increases with a bonding pad in a high-speed DRAM or the like.例文帳に追加

高速ＤＲＡＭなどにおいてボンディングパッドと共に評価パッドも増加する状況の下、余計なチップ面積の増大を最小限に抑える。 - 特許庁

A memory controller 5 converts the number of pixels of a photographed image of a OCD 2, and the image is JPEG-compressed, captured into a DRAM 9, and stored on an external storage medium 11.例文帳に追加

CCD２の撮影画像の画素数をメモリコントローラ５により変換し、さらに、JPEG圧縮し、DRAM９に取り込み、外部記憶媒体１１に記録する。 - 特許庁

To provide a semiconductor device which meets minimum specifications of an input terminal capacitance corresponding to a reduction in the size of a chip such as a high-speed DRAM.例文帳に追加

高速ＤＲＡＭのようなチップサイズの縮小化に対応した入力端子容量の最小規格を満たす半導体装置を提供する。 - 特許庁

The DRAM 10 is composed of a plurality of memory banks, a memory control part 50 controls reading and writing of image data to each memory.例文帳に追加

ＤＲＡＭ１０は複数のメモリバンクにより構成されており、メモリ制御部６０は各メモリへの画像データの読み出しと書き込みを制御する。 - 特許庁

Fuses are disposed on a direct peripheral circuit arranged around memory array areas of a DRAM, thereby making the total number of fuses increase.例文帳に追加

ＤＲＡＭのメモリアレイ領域の周辺に配置された直接周辺回路上にヒューズを配置することにより、ヒューズの総数を増加させる。 - 特許庁

This image processor is provided with a DRAM 5 having a plurality of memory blocks 1, 2, 3 and 4, and the backup of those respective memory blocks is carried out by using a power source for backup.例文帳に追加

複数のメモリブロック１，２，３，４を有するＤＲＡＭ５を備え、個々のメモリブロックに対してバックアップ用電源を用いてバックアップを行う。 - 特許庁

The latter-half 2-data periods are read periods and the output o the DRAM blocks 70-73 and 80-83 is given to an output data conversion section 2.例文帳に追加

後半の２データ期間は読出し期間であって、ＤＲＡＭブロック７０〜７３，８０〜８３の出力を出力データ変換部２に送出する。 - 特許庁

In steps S1 to S3, compressed image data read out from a recording medium are expanded and are stored in the DISPLAY area of a DRAM.例文帳に追加

ステップＳ１乃至Ｓ３において、記録メディアから読み出された圧縮画像データが伸張され、ＤＲＡＭのＤＩＳＰＬＡＹエリアに記憶される。 - 特許庁

To conduct test of DRAM with a less number of input/output pins and simultaneously test a larger number of LSIs.例文帳に追加

より少ない数の入出力ピンでもってＤＲＡＭ部の検査を行い、それによって従来よりも多くの数のＬＳＩを同時に検査すること。 - 特許庁

When the first operation is selected, the CPU 4 saves data inside an SDRAM (Synchronous DRAM) 2 to a flash memory 3 and transfers to a sleep mode 1 from the normal mode.例文帳に追加

第１の動作選択時には、ＣＰＵ４は、ＳＤＲＡＭ２内のデータをフラッシュメモリ３に退避させて通常モードからスリープモード１に移行する。 - 特許庁

METHOD OF MANUFACTURING THREE-DIMENSIONAL METAL-INSULATOR-METAL CAPACITOR FOR DYNAMIC RANDOM ACCESS MEMORY(DRAM) AND FERROELECTRIC RANDOM ACCESS MEMORY(FERAM)例文帳に追加

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及び強誘電性ランダムアクセスメモリ（ＦＥＲＡＭ）用の３次元的金属—絶縁体—金属コンデンサを製造する方法 - 特許庁

To provide a dynamic RAM (DRAM) device having a vertical transistor and an internal connection strap (ICS) connecting the vertical transistor to a capacitor.例文帳に追加

縦型トランジスタ及びそのトランジスタをキャパシタに接続する内部接続ストラップ（ＩＣＳ）を有するダイナミックＲＡＭ（ＤＲＡＭ）デバイスを提供する。 - 特許庁

To provide a DRAM in which consumption current is reduced in an address comparison circuit for comparing an address signal with a programmed defect address signal.例文帳に追加

アドレス信号とプログラムされた欠陥アドレス信号とを比較するアドレス比較回路における消費電流を低減したＤＲＡＭを提供する。 - 特許庁

A platinum film 79 is formed on a ruthenium film 55 that becomes a lower electrode 51 of the memory cell of a DRAM, and, furthermore, a silicon oxide film 71 is formed.例文帳に追加

ＤＲＡＭのメモリセルの下部電極５１となるルテニウム膜５５上に白金膜７９を形成し、さらにシリコン酸化膜７１を形成する。 - 特許庁

The W amplifier 72A amplifies the data DIAi supplied from the input control part 71 and supplies them to a first DRAM block 80.例文帳に追加

Ｗアンプ７２Ａは、入力制御部７１から供給されたデータＤＩＡｉを増幅して第１のＤＲＡＭブロック８０に供給する。 - 特許庁

To capture write data appropriately into a DRAM device even if a command delay exceeds the domain of a reference clock.例文帳に追加

コマンド遅延が基準クロックのドメインを超えるような場合であっても、ＤＲＡＭデバイス側において適切にライトデータの取り込みを可能とすること。 - 特許庁

One implementation form is a method for dynamically regulating a refresh rate of a dynamic random access memory (DRAM) 102 in a computer system 100.例文帳に追加

一実施形態は、コンピュータシステム（１００）においてダイナミック・ランダム・アクセス・メモリ（「ＤＲＡＭ」）（１０２）のリフレッシュレートを動的に調節する方法である。 - 特許庁

The W amplifier 72B amplifies the data DIBi supplied from the input control part 71 and supplies them to a second DRAM block 90.例文帳に追加

また、Ｗアンプ７２Ｂは、入力制御部７１から供給されたデータＤＩＢｉを増幅して第２のＤＲＡＭブロック９０に供給する。 - 特許庁

To provide a DRAM low in power consumption and low in manufacturing cost without needing an SRAM, and to provide a refresh method.例文帳に追加

本発明の目的は、ＳＲＡＭが不要になるように、低消費電力で、かつ低コストのＤＲＡＭおよびリフレッシュ方法を提供することにある。 - 特許庁

To improve area efficiency of a redundant circuit by sharply reducing the number of all spare elements without reducing relives efficiency of a defective memory cells of a DRAM.例文帳に追加

ＤＲＡＭの不良メモリセルの救済効率を落とすことなく総スペアエレメント数を激減させ、冗長回路の面積効率を向上させる。 - 特許庁

However, if the reliability of the position counter value P stored in the DRAM 53 is determined to be low, the reference operation position update process is inhibited.例文帳に追加

ただし、ＤＲＡＭ５３に記憶された位置カウンタ値Ｐの信頼性が低い旨判定されるときには、基準操作位置更新処理を禁止する。 - 特許庁

To prevent a memory function from being adversely affected without lowering transverse strength of a semiconductor device with the memory function such as a DRAM.例文帳に追加

ＤＲＡＭのようなメモリー機能を有する半導体デバイスの抗折強度を低下させず、かつ、メモリー機能に悪影響を及ぼさないようにする。 - 特許庁

In this electronic camera, correction data to eliminate the noise component due to an image sensor 11 is taken into a DRAM 29 by a picture data controller 25.例文帳に追加

この電子カメラに於いては、イメージセンサ１１に起因するノイズ成分を除去するための補正データが画像データコントローラ２５によってＤＲＡＭ２９に取り込まれる。 - 特許庁

To realize the high speed of a writing rate without enlarging a chip size with respect to a semiconductor memory circuit (DRAM) which is provided with gate receiving type memory cell parts.例文帳に追加

ゲート受けタイプのメモリセル部を備える半導体メモリ回路（ＤＲＡＭ）において、チップサイズを増大することなく、ライト速度の高速化を実現する。 - 特許庁

As a designing means, for example, transistor 37 for reading, which is provided in the SRAM cell CELL1 to protect data, is also provided in the sense amplifier SA of the DRAM.例文帳に追加

設計手段として、例えば、データを保護するためにＳＲＡＭセルＣＥＬＬ１に設けた読み出し用トランジスタ３７をＤＲＡＭのセンスアンプＳＡにも設ける。 - 特許庁

It is possible to simultaneously establish two system connections using the cross buss switch and to realize high speed data transfer with high parallelism between a CPU core 112, a CODEC 418 and a DRAM 116.例文帳に追加

このクロス・バスイッチにより２系統の接続を同時に確立することができ、ＣＰＵコア１１２，ＣＯＤＥＣ４１８，ＤＲＡＭ１１６間で並列性の高い高速データ転送を実現できる。 - 特許庁

To provide a semiconductor device and a method of manufacturing it, where a DRAM cell and a logic circuit are enhanced in operation speed without increasing manufacturing processes in number.例文帳に追加

製造工程数の増加を招くことなく、ＤＲＡＭセル及びロジック回路の高速化を可能とした半導体装置とその製造方法を提供する。 - 特許庁

In this operation, an intermittent operation with which the reproducing operation of the mechanical unit part 60 is stopped, when the free capacity of the DRAM part 70 becomes lower than a fixed level.例文帳に追加

この動作において、ＤＲＡＭ部７０の空容量が一定以下になると、メカユニット部６０の再生動作を停止する間欠動作を行う。 - 特許庁

To provide a semiconductor storage device wherein a storage part has a TCAM composed of a DRAM, the process cost being reducible.例文帳に追加

記憶部がＤＲＡＭによって構成されたＴＣＡＭを備えた半導体記憶装置において、プロセスコストを低減可能な半導体記憶装置を提供する。 - 特許庁

In the manufacturing method of the DRAM, after forming its trenches in a substrate 500, a vertical type transistor and a trench capacitor 400a (400b) are so provided as to form them respectively in the upper and lower portions of each trench.例文帳に追加

基板５００にトレンチを形成し、このトレンチ部分にトレンチキャパシタ４００ａ，４００ｂと、垂直トランジスタを上下に配置して形成する。 - 特許庁

The minimum gate size of transistors prepared in logic Nch region 102 is smaller than the minimum gate size of a transistor prepared in the DRAM region 104.例文帳に追加

ロジックＮｃｈ領域１０２に設けられたトランジスタの最小ゲート寸法は、ＤＲＡＭ領域１０４に設けられたトランジスタの最小ゲート寸法よりも小さい。 - 特許庁