「dRAM」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

To provide a semiconductor memory device which increases integration density and capacity like a DRAM and is equipped with a memory cell that does not need refresh operation.例文帳に追加

ＤＲＡＭに近い高集積化・大容量化を実現し、かつ、リフレッシュ動作を必要としないメモリセルを備える半導体記憶装置を提供する。 - 特許庁

Thus, the amount of accumulated charge of the memory cells is increased by the simple constitution, and the operation margin of the DRAM (memory cell array) is improved and also the dummy cell can be made unnecessary.例文帳に追加

これにより、簡単な構成でメモリセルの蓄積電荷量を増加させ、ＤＲＡＭ（メモリセルアレイ）の動作マージンを向上させると共に、ダミーセルを不要にできる。 - 特許庁

A refresh control circuit 10 receives an interrupt signal REFTEND which requests the refresh of a dynamic random access memory DRAM 200 and is asserted at a specified timing.例文帳に追加

リフレッシュ制御回路１０は、所定のタイミングごとにアサートされるＤＲＡＭ（Dynamic Random Access Memory）２００のリフレッシュを要求する割込信号ＲＥＦＴＥＮＤを受ける。 - 特許庁

In the semiconductor device 100, a DRAM region 104 including a capacitive element, and a logic Nch region 102 are formed on a silicon substrate 101.例文帳に追加

半導体装置１００においては、シリコン基板１０１に、容量素子を含むＤＲＡＭ領域１０４と、ロジックＮｃｈ領域１０２と、が設けられている。 - 特許庁

A controller 15 instructs the DRAM 11 in the transmitter to divide data into N pieces of frames, and to transmit the data in the order of first to N-th frames.例文帳に追加

制御装置１５は、送信装置内ＤＲＡＭ１１に対し、データをＮ個のフレームに分割して１〜Ｎ番目のフレームの順番で送信するように命令する。 - 特許庁

To enable a DRAM to be lessened in memory cell size by reducing the width of a bit line to a minimum processing dimension or below determined by a resolution limit of a photolithography technique.例文帳に追加

ビット線の幅をフォトリソグラフィの解像限界で決まる最小加工寸法以下まで微細化することによって、ＤＲＡＭのメモリセルサイズを縮小する。 - 特許庁

In a step S2, the CPU refers to the FAT of the DRAM for the FAT and detects all vacant cluster groups continuous by a prescribed number or more.例文帳に追加

ステップＳ２において、ＣＰＵは、ＦＡＴ用ＤＲＡＭのＦＡＴを参照して、所定の数以上連続する空きクラスタ群を全て検出する。 - 特許庁

To provide a DRAM mixed loading semiconductor device capable of holding a large capacity and controlling a leakage current while achieving downscaling.例文帳に追加

微細化を実現しつつリーク電流を抑制することができ、かつ、多くの容量を保持することができるＤＲＡＭ混載半導体装置を提供する。 - 特許庁

To provide a DRAM apparatus which can achieve a voltage generating method by which high SVT can be generated without increasing a circuit scale needlessly.例文帳に追加

回路規模を不要に大きくすることなく高いＳＶＴを発生することのできる電圧発生方法を実現可能なＤＲＡＭ装置を提供すること。 - 特許庁

As a result, the delay in transmission of an electric signal from the logic chip 200 to the DRAM 14 is controlled, thus the performance of a semiconductor device is enhanced.例文帳に追加

この結果、論理チップ２００からＤＲＡＭ１４０への情報伝達の遅延を抑制することにより、半導体装置の高性能化が可能になる。 - 特許庁

In registering a spot, a control section 10 of a navigation device 1 stores an address and image data in a DRAM 12 so that the address and the image data are associated with each other.例文帳に追加

ナビゲーション装置１の制御部１０は、登録地点を登録する際に、住所及び画像データを対応付けてＤＲＡＭ１２に記憶させる。 - 特許庁

A CPU interface 11 and I/O interfaces 13 to 15 in a bridge chip 1 are connected to a DRAM interface 12 through an internal bus 10.例文帳に追加

ブリッジチップ１内のＣＰＵインタフェース１１及び入出力インタフェース１３〜１５は、内部バス１０を介してＤＲＡＭインタフェース１２に接続する。 - 特許庁

When the data written in the step S3 and the data read in the step S4 do not match, it is judged that there is some kind of abnormality in the address pins of the DRAM.例文帳に追加

ステップＳ３で書き込んだデータとステップＳ４で読み込んだデータとが一致していなければ、ＤＲＡＭのアドレスピンに何らかの異常があると判断される。 - 特許庁

An image signal obtained from the image on an imaging device 5 photographed by an photographing lens section 4 is converted into bayer-data and stored in a DRAM 11.例文帳に追加

撮影レンズ部４で撮影され撮像素子５上に結像して得られた画像信号は撮像処理部８でベイヤーデータ化されてＤＲＡＭ１１に格納される。 - 特許庁

To provide a semiconductor storage device where a reading operation from an output disable state is made fast in a DRAM operating in an SRAM type interface.例文帳に追加

ＳＲＡＭ型インターフェイスで動作するＤＲＡＭにおいて出力ディスエーブル状態からの読出し動作を高速にした半導体記憶装置を提供する。 - 特許庁

When a dram washing machine is transported, a bolt 52 for fastening a tank 4 to an outer box 1 is screwed with a fixing plate attached to the tank 4.例文帳に追加

ドラム式洗濯機の輸送時に水槽４を外箱１に固定するためのボルト５２を水槽４に取り付けた板状の固定具と螺合した。 - 特許庁

The capacitor of the DRAM memory cell, which is composed of a charge storage electrode 19, a capacitance insulating film 20 and a cell plate 21, is formed on an interlayer insulating film 17.例文帳に追加

その後、層間絶縁膜１７の上に、電荷蓄積電極１９，容量絶縁膜２０及びセルプレート２１からなるＤＲＡＭメモリセルのキャパシタを形成する。 - 特許庁

To reduce an area occupied by a direct peripheral circuit (sense amplifier, word shunt, etc.) in a large capacity DRAM having a memory cell with a COB (Capacitor Over Bitline) structure.例文帳に追加

ＣＯＢ(Capacitor Over Bitline)構造のメモリセルを有する大容量ＤＲＡＭにおいて、直接周辺回路（センスアンプ、ワードシャント等）の占有面積を縮小する。 - 特許庁

To provide a semiconductor device capable of preventing short circuit between a contact plug of a DRAM cell transistor having a trench capacitor and a strap, and to provide a manufacturing method thereof.例文帳に追加

トレンチキャパシタを有するＤＲＡＭのセルトランジスタのコンタクトプラグとストラップとの間の短絡を防止した半導体装置およびその製造方法を提供する。 - 特許庁

The prefetch logic may transfer two or more cache lines from an open page in the DRAM to the SRAM, at least in a part, based on the prefetch hint.例文帳に追加

このプリフェッチロジックは、少なくとも部分的にプリフェッチヒントに基づいて、ＤＲＡＭのオープンページからＳＲＡＭに２つ以上のキャッシュラインを転送し得る。 - 特許庁

To provide semiconductor memory devices including DRAM having high integration and improved manufacturing yield, and a manufacture thereof.例文帳に追加

ＤＲＡＭを含む半導体記憶装置におけ高集積化を図るとともに製造歩留りの向上を図った半導体記憶装置とその製造方法を提供する。 - 特許庁

To improve overall performance of a system including a semiconductor memory device such as a DRAM by supplying a front-loaded data read or write command.例文帳に追加

データの読出し指令または書込み指令を前倒しで投入することにより、ＤＲＡＭなどの半導体記憶装置を含むシステム全体の性能を向上させる。 - 特許庁

Thereby, a DRAM which can store ternary data of high voltage data, low voltage data, and intermediate voltage data in one memory cell can be obtained.例文帳に追加

これにより、相補データを利用して、高電圧データ，低電圧データおよび中間電圧データの３値データを１つのメモリセルに保持させうるＤＲＡＭが得られる。 - 特許庁

To provide a method for increasing an initial voltage of a storage capacitor in a DRAM of a CMOS and reducing a leakage speed of an electric charge with time.例文帳に追加

ＣＭＯＳのＤＲＡＭの記憶コンデンサの初期電圧を大きくし、また時間が経つにつれて電荷が漏れ出す速度を小さくする方法を提供する。 - 特許庁

The image processor 100 supplies image data stored in a memory such as DRAM 10 or SRAM 20 to an image processing part 30 to perform predetermined image processing.例文帳に追加

画像処理装置１００は、ＤＲＡＭ１０、ＳＲＡＭ２０等のメモリに記憶された画像データを画像処理部３０に供給し、所定の画像処理を行う。 - 特許庁

A delay write-back-mode is enabled, this delay write-back-mode is a mode for restoring bit of information in the DRAM memory cell being addressed afterward.例文帳に追加

遅延ライト・バック・モードがイネーブルされ、この遅延ライト・バック・モードは、アドレッシングされたＤＲＡＭメモリ・セルに後で情報のビットを復元するためのものである。 - 特許庁

A terminal voltage supply means 209 receives a control signal from the DRAM controller 115 and carries out supplying of power source to the data transmission communication line 211.例文帳に追加

終端電圧供給手段２０９はＤＲＡＭコントローラ１１５からの制御信号を受けて、データ伝送通信線２１１に電源の供給を行う。 - 特許庁

When selection is carried out in reproducing, the reading pointer of the DRAM 13 is moved to the pointer in the position at the top of the selected data and reading out is carried out.例文帳に追加

そして再生時に選択が行われると、ＤＲＡＭ１３の読み出しポインタが選択されたデータの先頭の位置のポインタに移動され、読み出しが行われる。 - 特許庁

To provide a refresh controller for flexible embedded DRAM which controls refresh operations of various refresh modes and eliminates or prevents conflict of a memory bank.例文帳に追加

様々なリフレッシュ・モードのリフレッシュ動作を制御し、メモリ・バンクの競合を解消又は回避する、柔軟な組み込みＤＲＡＭ用リフレッシュ・コントローラを提供する。 - 特許庁

To enable adoption of a hierarchical type word line constitution even in a DRAM in which memory blocks being adjacent holding a sense amplifier array between them in a memory array is defined as a bank.例文帳に追加

メモリアレイにおけるセンスアンプ列を挟んで隣接するメモリブロックをバンクと定義するＤＲＡＭにおいても、階層型ワード線構成を採用する。 - 特許庁

In a DRAM, upper addresses are allocated to ways W0 and W1 and lower addresses are allocated to word lines WL belonging to the way W0 and way W1 respectively .例文帳に追加

ＤＲＡＭにおいて、各ウェイＷ０，Ｗ１に上位アドレスを割当て、各ウェイＷ０，Ｗ１に属する各ワード線ＷＬに下位アドレスを割当てる。 - 特許庁

To provide a semiconductor element fabricating method for improving operating characteristics of DRAM cells by improving characteristics of both contact resistance and transistors.例文帳に追加

接触抵抗の特性及びトランジスタの特性を向上させてＤＲＡＭセルの動作特性を改善するための半導体素子の製造方法を提供する。 - 特許庁

A test interface circuit TICa performs an operation test based on a signal inputted to a test pin terminal group TPG by directly accessing a DRAM core.例文帳に追加

テストインタフェース回路ＴＩＣａは、テストピン端子群ＴＰＧに入力される信号に基づく動作テストを、ＤＲＡＭコアに直接アクセスして実行する。 - 特許庁

To provide a synchronizing type DRAM which can lighten a burden of a system side by bearing one part of control performed normally by the system side (microcomputer side) by a memory side.例文帳に追加

システム側（マイコン側）が通常行っていた制御をメモリ側が一部負担し、システム側の負担を軽減することができる同期型ＤＲＡＭを提供する。 - 特許庁

To ensure the contact area of a contact hole between word lines and a through hole formed in the upper portion of the contact hole in a DRAM whose memory cell size is miniaturized.例文帳に追加

メモリセルサイズが微細化されたＤＲＡＭにおいて、ワード線間のコンタクトホールとその上部に形成されるスルーホールとの接触面積を確保する。 - 特許庁

To surely remove a pad polysilicon remainder generated in the case of forming a pad which is larger than a photoresist limit dimension and to stably form the cell of a DRAM.例文帳に追加

フォトレジスト限界寸法以上にパッドを形成する場合に発生するパッドポリシリコン残りを確実に除去し、ＤＲＡＭのセルを安定的に形成する。 - 特許庁

The integrated circuit also includes a single transistor dynamic random access memory (1T-DRAM) cell 212 arranged adjacent to and integrated with the bulk IC.例文帳に追加

この集積回路はまた、バルクＩＣに隣接して設けられ且つ一体化された単一トランジスタのダイナミックランダムアクセスメモリ（１Ｔ−ＤＲＡＭ）セル２１２を備えている。 - 特許庁

A plurality of memory cell array regions 3 are arranged on a semiconductor substrate of a DRAM in matrix respectively apart in a line-column direction.例文帳に追加

ＤＲＡＭにおいて、複数のメモリセルアレイ領域３は、半導体基板上に、行方向と列方向とにそれぞれ間隔を隔ててマトリックス状に配置される。 - 特許庁

In a data writing method for the synchronous- type flash memory device with the shared system bus, the synchronous-type DRAM device is set firstly from a normal mode into a refresh mode.例文帳に追加

システムバスを共有する同期型フラッシュメモリ装置のデータ書込み方法では、同期型ＤＲＡＭ装置が先ずノーマルモードからリフレッシュモードに設定される。 - 特許庁

When the interrupt subroutine start signal IJMP is asserted, a refresh circuit 4 executes the specified interrupt subroutine and supplies the refresh pattern to the DRAM 200.例文帳に追加

リフレッシュ回路４は、割込サブルーチン開始信号ＩＪＭＰがアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンをＤＲＡＭ２００に供給する。 - 特許庁

To provide a multifilament yarn package for yarn dividing capable of stably unreeling and yarn dividing free from yarn cutting in the yarn dividing of a dram shaped multifilament yarn for yarn dividing using a yarn dividing machine.例文帳に追加

ドラム状分繊用マルチフィラメント糸を分繊機で分繊する際に、断糸せずに安定して解舒、分繊できる分繊用マルチフィラメント糸パッケージを提供する。 - 特許庁

To provide a technology for applying a nitride film spacer SAC structure to a polycide structure, making a memory cell of a DRAM fine and obtaining high integration.例文帳に追加

ポリサイド構造に窒化膜スペーサＳＡＣ構造を適用でき、ＤＲＡＭのメモリセルの微細化を進め、高集積化を実現できる技術を提供する。 - 特許庁

To find defects at an early stage for improved inspection efficiency as a whole, related to the inspection method for a semiconductor device where a DRAM part and other circuits are placed together.例文帳に追加

ＤＲＡＭ部と他の回路が混載された半導体装置の検査方法において、不良品を早い段階で発見し、全体として検査効率を向上する。 - 特許庁

To provide a sense amplifier circuit where a minute signal voltage of a micro memory cell is easily discriminated, while being suitable for a high- speed and high capacity DRAM.例文帳に追加

微細化されたメモリセルの微小な信号電圧の判別が容易な、高速・大容量ＤＲＡＭへの使用に適したセンスアンプ回路を提供する - 特許庁

To provide a manufacturing method of a DRAM cell capacitor, capable of preventing an HSG(hemispherical silicon) grains from deviating in a succeeding washing process and preventing a short circuit from being caused.例文帳に追加

ＨＳＧ粒子が後続洗浄工程で離脱することを防止し、短絡の誘発を防止できるＤＲＡＭセルキャパシタの製造方法を提供する。 - 特許庁