「dRAM」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

The cache system 10 performs look-ahead operation by first-out of a read address to the DRAM 11, and write-back operation wherein data are written later in a lump.例文帳に追加

キャッシュシステム１０は、ＤＲＡＭ１１に対してリードアドレスの先出しによる先読み動作と、データをまとめて後から書き込むライトバック動作を行う。 - 特許庁

To provide a semiconductor device and the manufacturing method of the same, capable of contriving the miniaturization of a contact hole in a logic section and provided with an e-DRAM at high density.例文帳に追加

ロジック部のコンタクホールの微細化が図れ、より高密度化されたｅ−ＤＲＡＭを有する半導体装置及びその製造方法を提供する。 - 特許庁

A CPU 11 reads image data of a start-up image out of an NVRAM 24 and stores them in a DRAM 26, before the power source shifts to the standby state.例文帳に追加

電源の状態が待機状態に移行する前に、ＣＰＵ１１は、起動画像の画像データをＮＶＲＡＭ２４から読み出し、ＤＲＡＭ２６に記憶させる。 - 特許庁

Further, when a memory having a plurality of banks, such as a DRAM is used as the fail memory, there is an advantage of reducing the number of times for switching banks.例文帳に追加

また、フェイルメモリとしてＤＲＡＭのような複数バンクを有するメモリを用いた場合、バンク切り替えの回数を少なくすることができるという効果もある。 - 特許庁

A DRAM complementary bit line 25 and a PCRAM complementary line 25 are composed of common conductive layers are connected via a common sense amplifier.例文帳に追加

ＤＲＡＭの相補ビット線２５とＰＣＲＡＭの相補ビット線２５とが、共通の導電層から形成され、双方に共通のセンスアンプによって接続されている。 - 特許庁

A DRAM 18 is a dynamic read and write memory which temporarily stores the data at the time of the work of a CPU 1, and used at the time of operating plotting edition.例文帳に追加

ＤＲＡＭ１８は、ＣＰＵ１の作業時にデータを一時的に記憶するダイナミック型の読み取り書き込みメモリであり、描画編集を行う際に使用される。 - 特許庁

When supply of the power from a normal power source to a memory controller is cut, power is supplied from a backup power source for memory such as a DRAM.例文帳に追加

通常電源からメモリコントローラへの電力供給が切断されると、まず、ＤＲＡＭなどのメモリバックアップ用の電源から電力を供給を受ける。 - 特許庁

A selection is made whether image data in the DRAM 122 is erased before it is read out therefrom or not based on an input from an input means.例文帳に追加

ここで、ＤＲＡＭ１２２内の画像データの消去をＤＲＡＭ１２２読み出し前に消去するか否かを入力手段からの入力に基づいて選択する。 - 特許庁

To solve the following problem: in the case of storing recording data in a DRAM, page mistakes occur when continuously accessed data are stored in different row addresses, therefore, the access efficiency is lowered.例文帳に追加

記録データをＤＲＡＭに格納する際、連続アクセスするデータが異なるローアドレスに格納されていると、ページミスが発生し、アクセス効率が低下する。 - 特許庁

Programming voltage is applied to a DRAM memory cell consisting of word lines, bit lines, transistors, and capacitive storing devices to fully employ the functions of a non-volatile memory.例文帳に追加

不揮発性メモリの機能を発揮させるために、プログラミング電圧をワード線、ビット線、トランジスタ、および容量記憶デバイスからなるＤＲＡＭメモリ・セルに印加する。 - 特許庁

To provide a semiconductor memory capable of holding a capacity necessary for a CUB-type DRAM operation even though it is downsized, and to provide its manufacturing method.例文帳に追加

微細化されても、ＣＵＢ型ＤＲＡＭ動作に必要な容量を保持することのできる半導体記憶装置及びその製造方法を提供する。 - 特許庁

When the first request signal is input to the arbitrator 41, if there is no transfer request signal input, refreshing is executed in the DRAM 4.例文帳に追加

アービトレータ４１に第１要求信号が入力さたときに、転送要求信号が入力されていなければ、ＤＲＡＭ４においてリフレッシュが実行される。 - 特許庁

This DRAM circuit has a new column switch 14 for connecting a bit-line-pair 12 and a data-line pair 5 through a sense amplifier 13.例文帳に追加

本発明のＤＲＡＭ回路は、センス・アンプ１３を介してビット・ライン・ペア１２とデータ・ライン・ペア１５を接続するための新規なカラム・スイッチ１４を有する。 - 特許庁

To increase the operational speed of an electronic device equipped with a destructive read type memory such as a DRAM and its controller by drastically shortening the cycle time of reading.例文帳に追加

ＤＲＡＭ等のような破壊読出し型メモリとその制御装置を備える電子装置であって、読出し時のサイクル時間を大幅に削減し、高速化を図る。 - 特許庁

A memory related to a change of a scale factor is initialized after confirming that one sector part or more of the decoding data are read in a DRAM (step S1, S2).例文帳に追加

ＤＲＡＭに１セクタ分以上の復号化データが読み込まれたことを確認後、スケールファクタの変更に係るメモリを初期化する（ステップＳ１，Ｓ２）。 - 特許庁

To provide another method alternative to a solution by SRAM and DRAM, with further high performance, further high data transfer rate, and further low cost.例文帳に追加

さらに高い性能、さらに速いデータ転送レート、および、さらに安価であるような、ＳＲＡＭおよびＤＲＡＭによる解決策に代る他の方法を提供すること。 - 特許庁

Writing control circuits 22-24 give a write instruction to write image processing data generated by processing an image signal at a predetermined address of the DRAM 2.例文帳に追加

書込制御回路２２〜２４は、映像信号の処理によって生成された映像処理データをＤＲＡＭ２の所定のアドレスに書き込む書込指示を行う。 - 特許庁

To reduce a chip area in a DRAM including a repetitive pattern such as a word line driving circuit.例文帳に追加

本発明は、ワード線駆動回路のような繰り返しパターンを含むＤＲＡＭにおいて、チップ面積を縮小できるようにすることを最も主要な特徴とする。 - 特許庁

A question whether an access transistor is connected to the stationary potential depends on whether or not an opening of an insulated film forming the capacitor of the DRAM in an internal wall is provided.例文帳に追加

アクセストランジスタを固定電位に結合するか否かは、ＤＲＡＭのキャパシタを内壁に形成する絶縁膜の開口部を設けるか否かで行なう。 - 特許庁

The system controller 11 stores image data being obtained depending on the rotational displacement of the imaging section 20 in a DRAM 10 and controls the camera to execute a specified image processing.例文帳に追加

システムコントローラ１１は、撮像部２０の回転変位に応じて得られる画像データをＤＲＡＭ１０に格納し、所定の画像処理を実行させる。 - 特許庁

The semiconductor device is constituted of a DRAM (dynamic random access memory) and the SRAM, both of which are provided with a stack type constitution whose bit line 22 is situated below a capacitive element 31 and which are mounted through mixed loading.例文帳に追加

半導体装置は、ビットライン２２が容量素子３１より下方にあるスタック型の構成を有するＤＲＡＭとＳＲＡＭとが混載されてなる。 - 特許庁

To provide a semiconductor storage device of high-integration such as a DRAM wherein a space for connection between a local data line and the main data line is provided.例文帳に追加

ローカルデータ線と主データ線の間の接続を行うスペースを設けたＤＲＡＭ等の高度に集積された半導体記憶装置を提供する。 - 特許庁

A micro-computer reads the bit map data in the DRAM, JPEG-compresses it and forms compressed data, or forms text data by a character recognition.例文帳に追加

マイコン６２は、ＤＲＡＭ７０のビットマップデータを読み出し、ＪＰＥＧ圧縮して圧縮データを生成し、または文字認識によりテキストデータを生成する。 - 特許庁

To provide a SOI (semiconductor-on-insulator) type transistor, memory, and other DRAM circuits and an array, and a transistor gate array, and a method for forming such structures on a same substrate.例文帳に追加

セミコンダクタ・オン・インシュレータ型のトランジスタ、メモリ及び他のＤＲＡＭ回路及びアレイ、トランジスタゲートアレイ、及びそのような構造体を同一基板上に形成する。 - 特許庁

Then JPEG data reproduced from the external storage medium 11 are stored in the DRAM 9, JPEG-decompressed, and displayed on an LCD 8 through a memory controller 5 and a buffer memory 6.例文帳に追加

外部記憶媒体１１から再生したJPEGデータをDRAM９に記憶し、次にJPEG伸張し、メモリコントローラ５、バッファメモリ６を介してLCD８により表示する。 - 特許庁

To provide a semiconductor device capable of forming a capacitor having sufficient capacity without affecting processes and characteristics when a DRAM is mixedly mounted on an SoC.例文帳に追加

ＳｏＣにＤＲＡＭを混載する場合に、プロセス、特性に影響することなく十分な容量のキャパシタを形成することが可能な半導体装置を提供する。 - 特許庁

The gate electrode 7 of the memory cell transistor of the DRAM is formed of an n-type polycrystalline silicon film 7n and a W film 8 laminated thereon.例文帳に追加

ＤＲＡＭのメモリセルトランジスタを構成するゲート電極７は、ｎ型の多結晶シリコン膜７ｎとその上に積層したＷ膜８で構成されている。 - 特許庁

To provide a refreshing method for a DRAM which can reduce a load imposed on the processor of a microcontroller without increasing a substrate area, and the microcontroller.例文帳に追加

基板面積を大きくすることなく，マイクロコントローラのプロセッサに与える負荷を低減することが可能なＤＲＡＭのリフレッシュ方法及びマイクロコントローラを提供する。 - 特許庁

From the page exceeding signal, a memory controller connected to the microprocessor judges that the address signal has exceeded the page range of the DRAM.例文帳に追加

ページ超過信号によって，マイクロプロセッサに接続されるメモリコントローラは，アドレス信号がＤＲＡＭのページ範囲を越えたと判断することが可能となる。 - 特許庁

To provide a data bus structure capable of eliminating unconformity of local impedance caused by additional capacity possessed by an integrated circuit such as a DRAM.例文帳に追加

ＤＲＡＭのような集積回路が有する付加容量に起因する局所的なインピダンスの不整合を解消することができるデータバス構造を提供する。 - 特許庁

To form a high-quality non-SOI region on an SOI substrate, and to effectively integrate a logic circuit and a DRAM on the same semiconductor chip.例文帳に追加

ＳＯＩ基板上に高品質の非ＳＯＩ領域を形成することができ、ロジック回路とＤＲＡＭを同一半導体チップに効果的に集積する。 - 特許庁

A structure wherein a gate electrode 9 of a memory cell selecting MIS-FETQs of a DRAM is buried in grooves 7a and 7b cut in a semiconductor substrate 1 is provided.例文帳に追加

ＤＲＡＭのメモリセル選択用ＭＩＳ・ＦＥＴＱｓのゲート電極９を半導体基板１に掘られた溝７ａ，７ｂ内に埋め込む構造とした。 - 特許庁

The DRAM controller 2 performs the self-refresh operation after the operation temperature setting value of the SDRAM 1 is changed according to the control instruction of the CPU 3.例文帳に追加

ＤＲＡＭコントローラ２は、ＣＰＵ３の制御の指示に従ってＳＤＲＡＭ１の動作温度の設定値を変更してからセルフリフレッシュの動作を行わせる。 - 特許庁

The register read command may read only a single datum, or may utilize the address bus to address a plurality of data not stored in the DRAM array.例文帳に追加

レジスタ読み出しコマンドは、１つのデータのみを読み出すか、またはアドレスバスを利用して、ＤＲＡＭ配列に記憶されていない複数のデータをアドレス指定し得る。 - 特許庁

The access control circuit 3 receives the decoded result of the operating mode from the command decode circuit 2 and controls the clock asynchronous DRAM according to this result.例文帳に追加

アクセス制御回路３は、コマンドデコード回路２より動作モードの解読結果を受け取り、これに従ってクロック非同期型ＤＲＡＭの制御を行う。 - 特許庁

The buffer synchronization controller 800 works to permit/reject access from sub processing units 208 to the shared data in a DRAM 214.例文帳に追加

バッファ同期化コントローラ８００は、ＤＲＡＭ２１４における共有データに対する、サブ処理ユニット２０８のアクセスを許可または拒否するように動作する。 - 特許庁

To provide a driving circuit easily performing control of a nonvolatile DRAM using a nonconductor which can trap electrons or holes, and its driving method.例文帳に追加

本発明は、電子及びホールをトラップ可能な不導体を用いた不揮発性ＤＲＡＭの制御を容易に行う駆動回路及び駆動方法を提供すること。 - 特許庁

To provide an information processing device capable of reading data from a synchronous DRAM with high frequency drive clock signals irrespective of variation in operating environment.例文帳に追加

動作環境の変動に係らず、高周波数の駆動クロック信号によって同期式ＤＲＡＭからデータを読み出すことができる情報処理装置を提供する。 - 特許庁

The printer device has a refresh access control means to set refresh access for each bank for a DRAM and a refresh mode selection means to select a refresh access mode.例文帳に追加

ＤＲＡＭに対してリフレッシュアクセスをバンク毎に設定するリフレッシュアクセス制御手段と、リフレッシュアクセスのモードを選択するリフレッシュモード選択手段とを備える。 - 特許庁

A partially non-volatile dynamic random access memory PNDRAM uses a DRAM array formed by plural single transistors 1T cells or two transistors 2T cells.例文帳に追加

部分的に不揮発性のダイナミック・アクセス・メモリ（ＰＮＤＲＡＭ）が、複数の単一トランジスタ（１Ｔ）・セルまたは２トランジスタ（２Ｔ）・セルにより形成されるＤＲＡＭアレイを使用する。 - 特許庁

To provide a DRAM cell capacitor and a manufacturing method thereof, wherein a storage electrode forming process is simplified, and a storage electrode is enlarged in surface area.例文帳に追加

本発明は、ストレージ電極形成工程を単純化させ、ストレージ電極の表面積を増加させるＤＲＡＭセルキャパシタ及びその製造方法を提供する。 - 特許庁

Each active region 40 is formed with two DRAM cells consisting of capacitors formed at both ends thereof and two transistors having a gate electrode 12.例文帳に追加

各活性領域４０には、その両端に形成されたキャパシタと、ゲート電極１２を有する２つのトランジスタとから成る２つのＤＲＡＭセルが形成される。 - 特許庁

An encoder/decoder decodes a reproduced signal supplied through a RF amplifier, and supplies reproduced data to a DRAM 12 through a memory controller.例文帳に追加

エンコーダ／デコーダ１３は、ＲＦアンプ１６を介して供給された再生信号をデコードし、メモリコントローラ１１を介して再生データをＤＲＡＭ１２に供給する。 - 特許庁

To obtain a printer having a plurality of laser light sources in which performance is enhanced by accessing the DRAM of a video output circuit at a high rate.例文帳に追加

複数のレーザー光源を持つ印刷装置において、ビデオ出力回路のＤＲＡＭアクセスを高速化し、パフォーマンスを向上させることを目的とする。 - 特許庁

In the method, a logical unit region and a DRAM device region are formed on the substrate by selectively introducing a dopant to an isolating region of the substrate.例文帳に追加

該方法において、論理装置領域およびＤＲＡＭ装置領域を、基板の分離領域に選択的にドーパントを導入することにより基板に形成する。 - 特許庁