「dRAM」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

To provide a memory control unit capable of efficient data transmission and reception, having a low power consumption mode such as self-refresh by means of a clock enable signal, in addition to refresh, in case that the memory being connected is a synchronous DRAM, and capable of efficiently performing the refresh and the self-refresh.例文帳に追加

効率よくデータの送受信が可能であり、また、接続されるメモリが同期式のＤＲＡＭの場合、セルフリフレッシュを効率よく行い、低電力化を図る。 - 特許庁

A DRAM (Dynamic Random Access Memory) 11 in a transmitter transmits a frame at a communication speed α, and an NIC (Network Interface Controller) 12 in the transmitter transfers the frame at a communication speed β which is slower than the communication speed α.例文帳に追加

送信装置内ＤＲＡＭ１１はフレームを通信速度αで送信し、送信装置内ＮＩＣ１２は当該フレームを通信速度αより遅い通信速度βで転送する。 - 特許庁

To provide a method boosting a voltage level of a word line in a DRAM in a mode in which an electric field applied to a gate oxide film of a memory cell access MOSFET is reduced.例文帳に追加

メモリセルアクセスＭＯＳＦＥＴのゲート酸化膜へ印加される電界を減少させるような態様でＤＲＡＭにおけるワード線の電圧レベルを昇圧する方法を提供する。 - 特許庁

Then the CPU 101 executes second backlight control relative processing for a second screen without expanding VGA BIOS for Sub Display 6 of the second screen in the DRAM 102.例文帳に追加

その後、２画面目のＳｕｂ Ｄｉｓｐｌａｙ６に対するＶＧＡ ＢＩＯＳをＤＲＡＭ１０２に展開することなく、２画面目に対して第２バックライト制御関連処理を行う。 - 特許庁

When a region specified by an address signal ADD, is a logic control region, an interface circuit 2 performs delivery and reception of data with a register 6 instead of a DRAM 4.例文帳に追加

インタフェース回路２は、アドレス信号ＡＤＤ．で指定される領域が、ロジック制御領域である場合には、ＤＲＡＭ４とデータを授受する代わりに、レジスタ６とデータ授受を行なう。 - 特許庁

To provide a semiconductor memory device which has such constitution that a SRAM is interchangeable with an interface using a DRAM core and which has no buffer for adjusting write timing.例文帳に追加

本発明は、ＤＲＡＭコアを用いてＳＲＡＭとインターフェースが互換の構成であり、書き込みタイミング調整用のバッファを持たない半導体記憶装置を提供することを目的とする。 - 特許庁

To fully suppress damages to be received by a silicon substrate, when opening a storage node contact(SC) in a manufacture for DRAM of a capacitor over-bit line(COB) structure.例文帳に追加

本発明はキャパシタオーバービットライン（ＣＯＢ）構造のＤＲＡＭの製造方法に関し、ストレージノードコンタクト（ＳＣ）の開口時にシリコン基板が受けるダメージを十分に抑制することを目的とする。 - 特許庁

After a buffer 25 (26) temporarily stores a signal S3 (S4) read from the DRAM(Dynamic RAM) 23 (24), a line interpolation circuit 30 applies line interpolation to the signals S3, S4.例文帳に追加

ＤＲＡＭ２３および２４から読み出された信号Ｓ３およびＳ４はバッファ２５および２６に一時的に格納された後、ライン補間回路３０によってライン補間処理が施される。 - 特許庁

To provide a semiconductor circuit in which a necessary memory capacity is automatically produced and a power supply circuit can be easily optimized when the memory core of a DRAM is obtained, and to provide its inspection method.例文帳に追加

必要なメモリ容量を自動生成してＤＲＡＭのメモリコアを得る際の電源回路の最適化を容易に行なえる半導体回路およびその検査方法を提供する。 - 特許庁

A DRAM 31 is provided with plural cell blocks BLK0-BLK3, and block control circuits 33a-33d supplying pre-charge signals PR0-PR3 pre- charging bit lines of each cell blocks BLK0-BLK3.例文帳に追加

ＤＲＡＭ３１は、複数のセルブロックBLK0〜BLK3と、各セルブロックBLK0〜BLK3のビット線をプリチャージするプリチャージ信号ＰＲ０〜ＰＲ３を供給するブロック制御回路３３ａ〜３３ｄを備えている。 - 特許庁

To provide a bus system and an image forming device, reducing the occurrence of deadlock due to access to a DRAM (Dynamic Random Access Memory) during refreshing operation while reducing power consumption.例文帳に追加

消費電力を低減しつつリフレッシュ動作中のＤＲＡＭへのアクセスによりデッドロックに陥るおそれを低減することができるバスシステム、及び画像形成装置を提供する。 - 特許庁

The DRAM circuit has a number of memory cells that do not require sequential access, and at least part of the memory cells has two or more memory cells for a single bit line contact.例文帳に追加

ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つ以上のメモリセルを有している。 - 特許庁

This memory system is provided with a management table group stored in a NAND memory 20 in which management information including the storage positions of data stored in a DRAM 20 and a NAND memory 10 is stored.例文帳に追加

ＤＲＡＭ２０およびＮＡＮＤメモリ１０に記憶されたデータの格納位置を含む管理情報が保持され、ＮＡＮＤメモリ２０に記憶される管理テーブル群が具備される。 - 特許庁

Also, when the storage quantity of the DRAM 12 reaches a quantity for eight seconds, since more data cannot be stored, characters 'Retry Error' is displayed on a display section.例文帳に追加

また、ＤＲＡＭ１２の記憶量が容量の８秒分に達したとき、それ以上のデータを記憶することができなくなるため、Ｒｅｔｒｙ Ｅｒｒｏｒの文字を表示部に表示させる。 - 特許庁

A chip packaging the functional elements 10 such as DRAM, Flash, Bip and MPU, and a chip for the exclusive use of I/O are mounted on the substrate 1, and one or more dummy chips in which a functional elements do not exist are arranged.例文帳に追加

実装基板１４には、ＤＲＡＭ，Ｆｌａｓｈ，Ｂｉｐ，ＭＰＵ等の機能素子１０を搭載したチップの他、Ｉ／Ｏ専用チップが搭載され、機能素子の存在しないダミーチップ１２を１つ以上配置する。 - 特許庁

A memory controller 75 makes, in the following way, only one access request effective, when modules 71 to 73 make requests to access individual banks of a synchronous DRAM(SDRAM) 74 at the same time.例文帳に追加

メモリコントローラ７５は、モジュール７１〜７３より、同時刻にＳＤＲＡＭ７４の各バンクに対するアクセス要求がある場合には、以下のようにして、１つのアクセス要求のみを有効とする。 - 特許庁

As the primary storage device 606, a memory such as a DRAM capable of high-speed access is used for inputting/ outputting the image data almost synchronously with a required data transfer speed.例文帳に追加

１次記憶装置６０６は、画像データの入力／出力時に要求されるデータ転送速度に略同期しておこなえるよう、ＤＲＡＭなどの高速アクセスが可能なメモリーを使用する。 - 特許庁

Furthermore, with the completion of the preparatory process the processor 10 changes a location from which it obtains the group of instructions about the OS from the flash memory 14 to the DRAM 13 and continuously executes the OS.例文帳に追加

さらに、プロセッサ１０は、準備処理の完了に応じてＯＳに関する命令群の取得先をフラッシュメモリ１４からＤＲＡＭ１３に切り替えてＯＳを継続的に実行する。 - 特許庁

To increase the read-out speed of data by scattering charge/discharge current of a bit line at the time of sense operation and suppressing the interference of sense amplifiers, in a sense amplifier driving circuit of a DRAM.例文帳に追加

ＤＲＡＭのセンスアンプ駆動回路において、センス動作時にビット線の充放電電流を分散させて、センスアンプ同士の干渉を抑制し、データの読み出し速度を速くする。 - 特許庁

In view of maintaining a voltage on the bit line higher than the low reference voltage source, a circuit is provided to clamp the voltage appearing on the bit lines 3, 4 of a dynamic random access memory(DRAM) device.例文帳に追加

ビット線上の電圧を低基準電圧源より高く維持するようにダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置のビット線上に表われる電圧をクランプする回路を設ける。 - 特許庁

When the plug is applied for connecting a cell transistor with a capacitor in a DRAM hybrid LSI, this metal layer is formed with a common metal material used for plugs of a logic transistor.例文帳に追加

さらに、このプラグをＤＲＡＭ混載ＬＳＩのセルトランジスタとキャパシタを結ぶプラグに応用した場合、この金属層をロジックトランジスタのプラグを形成する金属材料と共通化する構成とする。 - 特許庁

In addition, the storage electrodes 9a of a capacitor are formed by exposing the metallic barrier films 9 by removing the filling material 10 only from the contact holes 8 formed in the memory cell area of the DRAM.例文帳に追加

ＤＲＡＭのメモリセル領域に形成されたコンタクトホール８のみ埋め込み材１０を除去してバリア金属膜９を露出させキャパシタの蓄積電極９ａを形成する。 - 特許庁

A DRAM stores a photographed through-image by one frame until a shutter is half-depressed in the PAST movie photographing mode, the image is fed to a display section, on which the through-image is displayed (figure (a)).例文帳に追加

ＰＡＳＴムービー撮影モード時でシャッターが半押しされるまでは取込まれた１フレーム分のスルー画像はＤＲＡＭに記憶され、表示部に送られてスルー画像表示される（図３（ａ））。 - 特許庁

To provide a DRAM which reduces the loss time in accessing at the time of refreshing and performs refreshing for other banks in parallel with the regular accesses and can be used like an SRAM.例文帳に追加

本発明は、リフレッシュ時のアクセスのロス時間を低減させ、通常のアクセスと同時に別のバンクのリフレッシュを行い、ＳＲＡＭと同じ様に扱えるＤＲＡＭを提供することにある。 - 特許庁

Thus, a refresh period is appropriately calibrated even though two elements of temperature and process change, power consumption is reduced and the busy rate of a DRAM can be reduced.例文帳に追加

これにより、温度と工程の２つの要素の変化があってもリフレッシュ周期が適切に調節され、消費電力を減少させてＤＲＡＭのビジーレートも減少させることができる。 - 特許庁

A control part 132 of the SSD 130 uses a part of the main memory 120 having a DRAM (Dynamic Random Access Memory) as a buffer area 121 in the data storage into a NAND type flash memory 131.例文帳に追加

そして、ＳＳＤ１３０の制御部１３２が、ＤＲＡＭを有するメインメモリ１２０の一部を、ＮＡＮＤ型フラッシュメモリ１３１へのデータ格納におけるバッファ領域１２１として利用する。 - 特許庁

In addition, a lower electrode 34a of a DRAM capacitative element and a lower electrode 34b of a phase-change device are formed at the upper part of the bit line 25 by a common conductive layer.例文帳に追加

更に、ＤＲＡＭの容量素子の下部電極３４ａと相変化型素子の下部電極３４ｂとが共通の導電層で形成され、ビット線２５の上部に配置される。 - 特許庁

In a multi-bank constituted DRAM, allotment for plural unit memory cell arrays constituting each bank is performed, by dividing the arrays into unit memory cell arrays 2 arranged at both sides of an interface circuit 1 sandwiching it between them.例文帳に追加

多バンク構成ＤＲＡＭにおいて、各バンクを構成する複数の単位メモリセルアレイの割付けを、インタフェース回路を挟んでその両側に配置される単位メモリセルアレイに分割して行う。 - 特許庁

To provide a silicon-on-insulator (SOI) method with a pattern for manufacturing a composite integrated circuit having both of a logic circuit part and a buried dynamic random access memory (DRAM) array part.例文帳に追加

論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ（ＳＯＩ）方法を提供する。 - 特許庁

To speed up a semiconductor integrated circuit device comprising DRAM by improving read/write rate for memory cell information with no degraded reliability.例文帳に追加

信頼度を低下することなく、メモリセルの情報の読み書き速度を向上することによって、ＤＲＡＭを有する半導体集積回路装置の高速化を図ることのできる技術を提供する。 - 特許庁

As a result of the confirmation, if the frames are not stored in the DRAM 112 after being re-encoded, a moving image decoding unit 104 displays the frames after decoding the frames with interframe prediction.例文帳に追加

この確認の結果、当該フレームが再符号化されてＤＲＡＭ１１２に記憶されていない場合には、動画復号化部１０４は、フレーム間予測によりフレームを復号化して表示する。 - 特許庁

In an embodiment of this invention, an HDD 1 performs error correction processing also for data stored in DRAM 24 in addition to error correction processing for data recorded on a magnetic disk 11.例文帳に追加

本発明の一形態において、ＨＤＤ１は、磁気ディスク１１へ記録されるデータのエラー訂正処理に加えて、ＤＲＡＭ２４に格納されるデータについてもエラー訂正処理を実行する。 - 特許庁

An active region 7 for formation of DRAM cells is prescribed by a separation trench 40 formed in a silicon substrate 1, and an isolation insulating film 4 is formed in the separation trench 40.例文帳に追加

ＤＲＡＭセルが形成される活性領域７は、シリコン基板１に形成された分離トレンチ４０により規定され、分離トレンチ４０内には分離絶縁膜４が形成される。 - 特許庁

When a multi-view display mode is set, a CPU reads the list images from the ROM, and temporarily stores the list images into a DRAM, and inputs the list images to an image segmentation control part.例文帳に追加

マルチビュー表示モードに設定されている場合には、ＣＰＵは、一覧画像をＲＯＭから読み出し、ＤＲＡＭに一時的に記憶すると共に、画像切り出し制御部へ入力する。 - 特許庁

An internal clock 109 for self-refresh and a refresh-enable signal 110 are transferred to a memory control circuit 107 of a logic circuit section 1 from a refresh-circuit section 108 of a DRAM core section 2.例文帳に追加

ＤＲＡＭコア部２のリフレッシュ回路部１０８から、セルフリフレッシュ用内部クロック１０９及びリフレッシュイネーブル信号１１０をロジック回路部１のメモリコントロール回路１０７に転送する。 - 特許庁

Transistors included in a control circuit (CTL) in a DRAM core (DM) are constituted of logic transistors formed by the same production process as a logic formed on the same semiconductor substrate.例文帳に追加

ＤＲＡＭコア（ＤＭ）内における制御回路（ＣＴＬ）に含まれるトランジスタを同一半導体基板上に形成されるロジックと同一製造プロセスで形成されるロジックトランジスタで構成する。 - 特許庁

To make control of a semiconductor memory by a controller easy in an electronic device mounting a semiconductor memory requiring refresh to hold data such as DRAM(dynamic random access memory) and a controller.例文帳に追加

ＤＲＡＭ等のように、データ保持にリフレッシュを必要とする半導体記憶装置と、コントローラとを搭載する電子装置であって、コントローラによる半導体記憶装置の制御を容易にする。 - 特許庁

Further, the data next thereto on the disk 1 is accessed and the writing pointer of the DRAM 13 is moved to the pointer in the position at the top of the selected next data and writing is carried out.例文帳に追加

さらにディスク１上のその次のデータがアクセスされ、ＤＲＡＭ１３の書き込みポインタが選択された次のデータの先頭の位置のポインタに移動され、書き込みが行われる。 - 特許庁

To provide a method for performing a command cancel (CC) function on a dynamic random access memory (DRAM) semiconductor device for enhancing reliability and speed of a memory system.例文帳に追加

メモリ・システムの信頼性および速度を向上させるために、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）半導体デバイス上でコマンド取消し（ＣＣ）機能を実行するための方法を提供すること。 - 特許庁

The automobile license is loaded with an LSI, a DRAM, a CPU, a transmitter, a receiver or the like includes a copy protecting device, and is made to correspond to improved safety, privacy protection, an added value, variety, and diversification.例文帳に追加

自動車免許証にＬＳＩ，ＤＲＡＭ、ＣＰＵ、発信機、受信機などを搭載するとともに、コピー防止装置を備え、より安全性、プライバシー保護、付加価値、多種多様化に対応させる。 - 特許庁

A raster/ block conversion circuit 36 and a compression circuit 40 compress an output of the magnification circuit 30 and a DMA control circuit 42 applies DMA transfer of compressed image to the DRAM 20.例文帳に追加

変倍回路３０の出力はラスタ／ブロック変換回路３６及び圧縮回路４０により圧縮され、ＤＭＡ制御回路４２によりＤＲＡＭ２０にＤＭＡ転送される。 - 特許庁

To provide a method of manufacturing a semiconductor device by which processes can be simplified, when integrating the cell capacity of a DRAM and a capacitive element of an analog element region on the same chip.例文帳に追加

ＤＲＡＭのセル容量と、アナログ素子領域の容量素子と、を同一チップに混載するときに、工程の簡略化を図ることができる半導体装置の製造方法を提供すること。 - 特許庁

To provide a mask blank that prevents disappearance of a resist pattern and also prevent a pattern defect upon producing a transfer mask by a semiconductor design rule (for a DRAM with hp half pitch of 65 nm or less), and also to provide a mask.例文帳に追加

半導体デザインルール（ＤＲＡＭ ｈｐ６５ｎｍ以下）の転写用マスクを作製する際、レジストパターンの消失を防止し、パターン欠陥を防止できるマスクブランク、及びマスクを提供する。 - 特許庁

The thicknesses of the detected recording media are integrated by a CPU for a controller 110 at every paper-feed, and the thickness of a recording-medium bundle is operated arithmetically and recorded previously to a DRAM or the like.例文帳に追加

そして、検知した記録媒体の厚さを給紙毎に制御装置１１０のＣＰＵが積算して記録媒体束の厚さを演算してＤＲＡＭ等に記憶させておく。 - 特許庁

An interface part 2 exchanges data with a register 6 instead of exchanging the data with a DRAM 4 when an area designated by an address signal ADD. is a logic control area.例文帳に追加

インタフェース部２は、アドレス信号ＡＤＤ．で指定される領域が、ロジック制御領域である場合には、ＤＲＡＭ４とデータを授受する代わりに、レジスタ６とデータ授受を行なう。 - 特許庁