「dRAM」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

Thus, a refresh period is appropriately calibrated even though two elements of temperature and process change, power consumption is reduced and the busy rate of a DRAM can be reduced.例文帳に追加

これにより、温度と工程の２つの要素の変化があってもリフレッシュ周期が適切に調節され、消費電力を減少させてＤＲＡＭのビジーレートも減少させることができる。 - 特許庁

A DRAM stores a photographed through-image by one frame until a shutter is half-depressed in the PAST movie photographing mode, the image is fed to a display section, on which the through-image is displayed (figure (a)).例文帳に追加

ＰＡＳＴムービー撮影モード時でシャッターが半押しされるまでは取込まれた１フレーム分のスルー画像はＤＲＡＭに記憶され、表示部に送られてスルー画像表示される（図３（ａ））。 - 特許庁

A DRAM 31 is provided with plural cell blocks BLK0-BLK3, and block control circuits 33a-33d supplying pre-charge signals PR0-PR3 pre- charging bit lines of each cell blocks BLK0-BLK3.例文帳に追加

ＤＲＡＭ３１は、複数のセルブロックBLK0〜BLK3と、各セルブロックBLK0〜BLK3のビット線をプリチャージするプリチャージ信号ＰＲ０〜ＰＲ３を供給するブロック制御回路３３ａ〜３３ｄを備えている。 - 特許庁

To provide a bus system and an image forming device, reducing the occurrence of deadlock due to access to a DRAM (Dynamic Random Access Memory) during refreshing operation while reducing power consumption.例文帳に追加

消費電力を低減しつつリフレッシュ動作中のＤＲＡＭへのアクセスによりデッドロックに陥るおそれを低減することができるバスシステム、及び画像形成装置を提供する。 - 特許庁

A control part 132 of the SSD 130 uses a part of the main memory 120 having a DRAM (Dynamic Random Access Memory) as a buffer area 121 in the data storage into a NAND type flash memory 131.例文帳に追加

そして、ＳＳＤ１３０の制御部１３２が、ＤＲＡＭを有するメインメモリ１２０の一部を、ＮＡＮＤ型フラッシュメモリ１３１へのデータ格納におけるバッファ領域１２１として利用する。 - 特許庁

An A-MOS synapse can implement comparable integration to that of a DRAM because of its simplified circuit configuration and compact circuit size.例文帳に追加

（連想メモリーを構成するニューラルネットワークでは、シナプスの数がニューロン数のほぼ２乗に比例して多数必要なので、シナプスの高集積化が連想メモリーの高集積化に最も有効である。） - 特許庁

To provide a data processor, wherein a time to be spent on the restoration of a normal mode from a power saving mode is shortened by allowing a program to operate on a DRAM even in a power saving mode.例文帳に追加

節電モード時においてもプログラムをＤＲＡＭ上で動作させるようにして、節電モードから通常モードへの復旧に要する時間を短縮したデータ処理装置を提供する。 - 特許庁

To provide an inspection system capable of improving an inspection quality by expanding the inspection content when an LSI having high speed DRAM I/F is inspected by a low speed LSI tester.例文帳に追加

高速ＤＲＡＭＩ／Ｆを備えたＬＳＩを低速ＬＳＩテスターで検査する場合の検査内容を拡大し、検査品質を向上することができる検査システムを提供する。 - 特許庁

Namely, the display driver IC is mounted internally with a DRAM 10 which has a plurality of memory cells 11 and is stored with digital data DL corresponding to a display image.例文帳に追加

すなわち、本発明に係る表示ドライバＩＣ１は、複数のメモリセル１１を有し表示画像に対応したデジタルデータＤＬが格納されるＤＲＡＭ１０を内部に搭載している。 - 特許庁

In order to harness high performance of the signal lines in an interface, it is desirable to make the number of signal lines to the minimum and to make bandwidth for the signal lines interfacing to the DRAM to the maximum.例文帳に追加

インタフェースにおける信号線の高パフォーマンスを活かすために、信号線の数を最小限にし、ＤＲＡＭとインタフェースする信号線の帯域幅を最大限にすることが望ましい。 - 特許庁

To shorten a data write-in time at a test time by giving a function writing the data read out from a specified bank in another bank in a synchronous type DRAM(dynamic random access memory) having multi-bank constitution.例文帳に追加

マルチバンク構成を有する同期型ＤＲＡＭにおいて、特定のバンクから読み出したデータを他のバンクに書き込みを行う機能を持たせ、試験に際してデータ書き込み時間を短縮する。 - 特許庁

To provide a control device and method for an active termination resistor, capable of controlling an on/off state of the active termination resistor of a DRAM irrespective of an operation mode of DRAMs mounted in a memory module.例文帳に追加

メモリモジュールに装着されたＤＲＡＭの動作モードにかかわらずＤＲＡＭの能動終端抵抗のオン／オフを制御できる能動終端抵抗の制御装置及び方法を提供する。 - 特許庁

In addition, a lower electrode 34a of a DRAM capacitative element and a lower electrode 34b of a phase-change device are formed at the upper part of the bit line 25 by a common conductive layer.例文帳に追加

更に、ＤＲＡＭの容量素子の下部電極３４ａと相変化型素子の下部電極３４ｂとが共通の導電層で形成され、ビット線２５の上部に配置される。 - 特許庁

In a multi-bank constituted DRAM, allotment for plural unit memory cell arrays constituting each bank is performed, by dividing the arrays into unit memory cell arrays 2 arranged at both sides of an interface circuit 1 sandwiching it between them.例文帳に追加

多バンク構成ＤＲＡＭにおいて、各バンクを構成する複数の単位メモリセルアレイの割付けを、インタフェース回路を挟んでその両側に配置される単位メモリセルアレイに分割して行う。 - 特許庁

To provide a silicon-on-insulator (SOI) method with a pattern for manufacturing a composite integrated circuit having both of a logic circuit part and a buried dynamic random access memory (DRAM) array part.例文帳に追加

論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ（ＳＯＩ）方法を提供する。 - 特許庁

To speed up a semiconductor integrated circuit device comprising DRAM by improving read/write rate for memory cell information with no degraded reliability.例文帳に追加

信頼度を低下することなく、メモリセルの情報の読み書き速度を向上することによって、ＤＲＡＭを有する半導体集積回路装置の高速化を図ることのできる技術を提供する。 - 特許庁

As a result of the confirmation, if the frames are not stored in the DRAM 112 after being re-encoded, a moving image decoding unit 104 displays the frames after decoding the frames with interframe prediction.例文帳に追加

この確認の結果、当該フレームが再符号化されてＤＲＡＭ１１２に記憶されていない場合には、動画復号化部１０４は、フレーム間予測によりフレームを復号化して表示する。 - 特許庁

In an embodiment of this invention, an HDD 1 performs error correction processing also for data stored in DRAM 24 in addition to error correction processing for data recorded on a magnetic disk 11.例文帳に追加

本発明の一形態において、ＨＤＤ１は、磁気ディスク１１へ記録されるデータのエラー訂正処理に加えて、ＤＲＡＭ２４に格納されるデータについてもエラー訂正処理を実行する。 - 特許庁

An active region 7 for formation of DRAM cells is prescribed by a separation trench 40 formed in a silicon substrate 1, and an isolation insulating film 4 is formed in the separation trench 40.例文帳に追加

ＤＲＡＭセルが形成される活性領域７は、シリコン基板１に形成された分離トレンチ４０により規定され、分離トレンチ４０内には分離絶縁膜４が形成される。 - 特許庁

When a multi-view display mode is set, a CPU reads the list images from the ROM, and temporarily stores the list images into a DRAM, and inputs the list images to an image segmentation control part.例文帳に追加

マルチビュー表示モードに設定されている場合には、ＣＰＵは、一覧画像をＲＯＭから読み出し、ＤＲＡＭに一時的に記憶すると共に、画像切り出し制御部へ入力する。 - 特許庁

A DRAM (Dynamic Random Access Memory) 11 in a transmitter transmits a frame at a communication speed α, and an NIC (Network Interface Controller) 12 in the transmitter transfers the frame at a communication speed β which is slower than the communication speed α.例文帳に追加

送信装置内ＤＲＡＭ１１はフレームを通信速度αで送信し、送信装置内ＮＩＣ１２は当該フレームを通信速度αより遅い通信速度βで転送する。 - 特許庁

To provide a method boosting a voltage level of a word line in a DRAM in a mode in which an electric field applied to a gate oxide film of a memory cell access MOSFET is reduced.例文帳に追加

メモリセルアクセスＭＯＳＦＥＴのゲート酸化膜へ印加される電界を減少させるような態様でＤＲＡＭにおけるワード線の電圧レベルを昇圧する方法を提供する。 - 特許庁

To provide a method for performing a command cancel (CC) function on a dynamic random access memory (DRAM) semiconductor device for enhancing reliability and speed of a memory system.例文帳に追加

メモリ・システムの信頼性および速度を向上させるために、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）半導体デバイス上でコマンド取消し（ＣＣ）機能を実行するための方法を提供すること。 - 特許庁

A semiconductor memory (DRAM) is constituted by providing a memory cell array section 10, an address specifying section 20, an input/output section 30 of memory data, a sense amplifier 40, a signal generating circuit 50, and the like.例文帳に追加

半導体記憶装置（ＤＲＡＭ）は、大きくは、メモリセルアレイ部１０、アドレス指定部２０、メモリデータの入出力部３０、センスアンプ４０、信号発生回路５０等を備えて構成される。 - 特許庁

To provide a method of manufacturing a semiconductor device by which processes can be simplified, when integrating a cell capacity of a DRAM and a capacitive element of an analog element region on one and the same chip.例文帳に追加

ＤＲＡＭのセル容量と、アナログ素子領域の容量素子と、を同一チップに混載するときに、工程の簡略化を図ることができる半導体装置の製造方法を提供すること。 - 特許庁

A method of manufacturing a DRAM also includes a process forming a separation film replacing a conventional frame, and a process forming a very thin Di film on a DT cell.例文帳に追加

ＤＲＡＭの製造方法は、同時にその方法が従来の枠体に代わる分離膜を形成すると共に、ＤＴセルの上部に非常に薄いＳｉ膜を形成することを含む。 - 特許庁

By controlling the dopant to be diffused outside, the grain size, density, and uniformity of HSG can be improved and hence the electrostatic capacity of a DRAM memory cell can be increased while keeping reactor throughput as it is.例文帳に追加

外部に拡散されるドーパントを制御することによって、ＨＳＧグレーンサイズ、密度、均一度及びＤＲＡＭメモリセルの静電容量を向上できると同時に、リアクタスループットを維持できる。 - 特許庁

The DRAM is configured to include: a plurality of Z-Lines 24 each corresponding to each of a plurality of word lines 26; and a circuit 10 for looping a selection signal of the Z-Lines 24.例文帳に追加

本発明のＤＲＡＭは、複数のワード線２６のそれぞれに対応する複数のＺ−Ｌｉｎｅ２４と、Ｚ−Ｌｉｎｅ２４の選択信号をループさせる回路１０と、を含んで構成する。 - 特許庁

An internal clock 109 for self-refresh and a refresh-enable signal 110 are transferred to a memory control circuit 107 of a logic circuit section 1 from a refresh-circuit section 108 of a DRAM core section 2.例文帳に追加

ＤＲＡＭコア部２のリフレッシュ回路部１０８から、セルフリフレッシュ用内部クロック１０９及びリフレッシュイネーブル信号１１０をロジック回路部１のメモリコントロール回路１０７に転送する。 - 特許庁

Further, the data next thereto on the disk 1 is accessed and the writing pointer of the DRAM 13 is moved to the pointer in the position at the top of the selected next data and writing is carried out.例文帳に追加

さらにディスク１上のその次のデータがアクセスされ、ＤＲＡＭ１３の書き込みポインタが選択された次のデータの先頭の位置のポインタに移動され、書き込みが行われる。 - 特許庁

To obtain an electronic disk drive and its vertical parity storing method which improve the efficiency of a DRAM by storing vertical parity added to data in a different memory from the data.例文帳に追加

データに付加される垂直パリティをデータと別のメモリに格納することでＤＲＡＭの使用効率を向上する電子ディスク装置およびその垂直パリティ格納方法を提供する。 - 特許庁

The request transmitter (12), while storing the given read request and the following requests to two storages (13, 14) respectively, transmits these requests to a DRAM interface (15) in order.例文帳に追加

リクエスト伝達部（１２）は、与えられたリードリクエストおよび後続のリクエストを２つの記憶部（１３、１４）にそれぞれ格納するとともに、これらリクエストを順にＤＲＡＭインタフェース部（１５）に伝達する。 - 特許庁

To prevent occurrence of troubles, such as unauthorized read-out of data and destroy of holding data caused by performing DRAM access in a state in which voltage of a terminal power source does not reach a prescribed voltage.例文帳に追加

終端電源の電圧が規定の電圧に達しない状態でＤＲＡＭアクセスをして、不正なデータの読み出しや、保持データの破壊等の不具合を生じさせることがないようにする。 - 特許庁

In addition, a dual-mode DRAM array is proposed so that at least a portion of the array can be used to monitor high-energy particle activities, during a soft-error detection (SED) mode.例文帳に追加

更に、デュアル・モードのＤＲＡＭアレイが提案され、その結果、アレイの少なくとも一部が、ソフト・エラー検出（ＳＥＤ）モードの間、高エネルギー粒子の活動をモニタするために使用され得る。 - 特許庁

First-half two-data periods of data being 4 parallel signals having 4 data widths are write periods, and the output of the input data conversion section 1 is given to the DRAM blocks 70-73 and 80-83.例文帳に追加

４並列化された４データ幅を有するデータの前半２データ期間は書込み期間であり、入力データ変換部１の出力をＤＲＡＭブロック７０〜７３，８０〜８３に送出する。 - 特許庁

The DRAM 9 stores JPEG data reproduced from the external storage medium 11, applies JPEG expansion to the data and an LCD 8 displays the expanded image via the memory controller 5 and a buffer memory 6.例文帳に追加

外部記憶媒体１１から再生したＪＰＥＧデータをＤＲＡＭ９に記憶し、次にＪＰＥＧ伸張し、メモリコントローラ５、バッファメモリ６を介してＬＣＤ８により表示する。 - 特許庁

The movement of data is further improved by setting up complete reading of four banks and complete writing of four banks by a network processor in each repeat of a DRAM time clock.例文帳に追加

データの移動は、ＤＲＡＭタイム・クロックの繰り返しごとにネットワーク・プロセッサによって４バンクの完全「読み出し」と４バンクの完全「書き込み」を設定することによって、さらに改善される。 - 特許庁

To prevent the drop of operation property of a semiconductor integrated circuit device, by reducing the parasitic of a MISFET made in the logic part of a logic-DRAM mixed LSI.例文帳に追加

ロジック−ＤＲＡＭ混載ＬＳＩのロジック部に形成されるＭＩＳＦＥＴの寄生抵抗を低減することによって、半導体集積回路装置の動作特性の低下を防止する。 - 特許庁

This memory system is provided with a management table group stored in a NAND memory 20 in which management information including the storage positions of data stored in a DRAM 20 and a NAND memory 10 is stored.例文帳に追加

ＤＲＡＭ２０およびＮＡＮＤメモリ１０に記憶されたデータの格納位置を含む管理情報が保持され、ＮＡＮＤメモリ２０に記憶される管理テーブル群が具備される。 - 特許庁

Furthermore, with the completion of the preparatory process the processor 10 changes a location from which it obtains the group of instructions about the OS from the flash memory 14 to the DRAM 13 and continuously executes the OS.例文帳に追加

さらに、プロセッサ１０は、準備処理の完了に応じてＯＳに関する命令群の取得先をフラッシュメモリ１４からＤＲＡＭ１３に切り替えてＯＳを継続的に実行する。 - 特許庁

To increase the read-out speed of data by scattering charge/discharge current of a bit line at the time of sense operation and suppressing the interference of sense amplifiers, in a sense amplifier driving circuit of a DRAM.例文帳に追加

ＤＲＡＭのセンスアンプ駆動回路において、センス動作時にビット線の充放電電流を分散させて、センスアンプ同士の干渉を抑制し、データの読み出し速度を速くする。 - 特許庁

In view of maintaining a voltage on the bit line higher than the low reference voltage source, a circuit is provided to clamp the voltage appearing on the bit lines 3, 4 of a dynamic random access memory(DRAM) device.例文帳に追加

ビット線上の電圧を低基準電圧源より高く維持するようにダイナミックランダムアクセスメモリ（ＤＲＡＭ）装置のビット線上に表われる電圧をクランプする回路を設ける。 - 特許庁

Since the logic element 200 and a DRAM 140 are directly connected, the increase of a load capacity due to a wiring is suppressed, and a large bus width is secured by a multiple-pin connection.例文帳に追加

論理チップ２００とＤＲＡＭ１４０とを直接接続するため、配線による負荷容量増大を抑制することができ、かつ多ピン接続による大きなバス幅を確保できる。 - 特許庁

The controller 38 instructs the voice synthesis IC 32 to complete generation of the shutter operation sound when write of the image data to a DRAM 24 is finished by giving a control signal to the IC 32.例文帳に追加

コントローラ３８は画像データのＤＲＡＭ２４への書き込みが終了した時点で音声合成ＩＣ３２に制御信号を与えてシャッタ動作音の発生終了を指示する。 - 特許庁

A DRAM 1 of a packet, system operated with an operation frequency of several hundreds MHz is provided with a burn-in mode in which a memory test is performed with an operation frequency of several tens MHZ at the time of a burn-in test.例文帳に追加

数百ＭＨＺの動作周波数で動作するパケット方式のＤＲＡＭ１は、バーンインテスト時には数十ＭＨｚの動作周波数でメモリテストを行うバーンインモードを備えている。 - 特許庁