「dRAM」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

Furthermore, when the shutter is half-depressed, the DRAM cyclicly stores 64 through-images at an interval of, e.g., 0.1 sec and the photographing is inhibited till the reception of the 64 images is circulated (figure (b)).例文帳に追加

また、シャッターが半押しされると、例えば、０．１秒間隔で６４枚のスルー画像がＤＲＡＭに循環的に記憶され、６４枚の画像の取込が１巡するまでは撮影が禁止される（図３（ｂ））。 - 特許庁

Since the band buffer 36 of a high access frequency in a process of converting the input data ϕ1 to the plot data ϕ3 is allotted to the DRAM 22, a data process time can be shortened greatly.例文帳に追加

このように、入力データφ１を描画データφ３に変換する過程におけるアクセス頻度の高いバンドバッファ３６がＤＲＡＭ２２に割り付けられるので、データ処理時間を大幅に短縮できる。 - 特許庁

A semiconductor integrated circuit 11 is equipped with a cache memory 15 and an micro processor 13, where the cache memory 15 is formed of a DRAM that is possessed of a redundant function where a defective memory cell is replaced with a redundant memory cell.例文帳に追加

半導体集積回路１１は、キャッシュメモリ１５とマイクロプロセッサ１３とを備え、キャッシュメモリ１５が、不良メモリセルを冗長メモリセルに置き換えるリダンダンシ機能を有するＤＲＡＭから構成されている。 - 特許庁

A control unit 20 instructs the encoder 100 as to whether or not the encoder 100 writes data such as ID (identification code) data, IED (ID error detection code) data, CPM (copyright management code) data, zero padding data for each sector to a DRAM 16.例文帳に追加

制御ユニット２０は、符号化装置１００に対し、１セクタ毎に、ＩＤデータ、ＩＥＤデータ、ＣＰＭデータ、ゼロパディングデータの各データをＤＲＡＭ１０へ書き込むか否かについての指示を出す。 - 特許庁

To provide a printer which is provided with a controller capable of mounting at least two kinds of DRAMs different in data transfer band and is operated at high speed even in a state that any DRAM is mounted on the controller.例文帳に追加

データ転送帯域の異なる少なくとも２種のＤＲＡＭを装着可能なコントローラを備え、いずれのＤＲＡＭがコントローラに装着されている状態でも高速に動作する印刷装置を、提供する。 - 特許庁

To provide an information recording/reproducing device for quickly operating the recording of a video with high resolution and high fidelity without loading any high speed DRAM or external storage device whose capacity is large.例文帳に追加

高速なＤＲＡＭおよび大容量の外部記憶装置を搭載することなく、高解像度で高品位な映像の記録を高速に行うことのできる情報記録再生装置を提供する。 - 特許庁

To provide a semiconductor memory, in which the improvement in the speed and decrease in the consumed electric current are possible, in the semiconductor memory which is provided with a self refresh function and of which the memory array is formed from a DRAM.例文帳に追加

セルフリフレッシュ機能を備えメモリアレイがＤＲＡＭにより形成された半導体記憶装置において、高速化及び消費電流の低減が可能な半導体記憶装置を提供する。 - 特許庁

To provide a capacitor manufacturing method for a semiconductor element wherein a surface doping concentration of HSG(Hemispherical Grain) is maximized to improve all of the capacitance characteristics of a DRAM element and B.V (break down voltage) characteristics.例文帳に追加

ＨＳＧ(Hemispherical Grain)の表面ドピング濃度を極大化してＤＲＡＭ素子のキャパシタンス特性とＢ・Ｖ(break down voltage)特性の全てを向上させることができる半導体素子のキャパシタ製造方法を提供する。 - 特許庁

The whole electronic device 1 is controlled by an engine portion 11 provided with a DRAM 24 used as a work memory of a CPU 21 and a cache memory of a data memory portion 15.例文帳に追加

この電子機器１は、エンジン部１１により全体の制御が司られており、エンジン部１１には、ＣＰＵ２１のワークメモリとデータ記憶部１５のキャッシュメモリとして利用されるＤＲＡＭ２４が設けられる。 - 特許庁

To provide a synchronizing type semiconductor memory which improves efficiency of using a bus between a synchronizing type DRAM and an external controller, and which satisfies requirement for a posted CAS function of JEDEC.例文帳に追加

同期式ＤＲＡＭと外部コントローラとの間のバス使用の効率を高めると共に、ＪＥＤＥＣのポステッドＣＡＳ機能に対する要求事項を満足する同期式半導体メモリ装置を提供すること。 - 特許庁

A control section 10 feeds image data to image processing systems 62-1 to 62-4 in a DRAM 61 for forming the images for "a first part" and generates the image data representing color components of Y, M, C, K.例文帳に追加

制御部１０は、「１部目」の画像を形成するためにＤＲＡＭ６１に画像データを、画像処理系６２−１〜６２−４に供給し、Ｙ，Ｍ，Ｃ，Ｋの色成分を表す画像データを生成させる。 - 特許庁

When a power saving mode shift command is inputted, a stack saving processing portion 105 saving data stored in the DRAM 103 in a stack area 102b of the SRAM 102.例文帳に追加

省電力モード移行命令が入力されるとき、スタック退避処理部１０５は、ＤＲＡＭ１０３に格納されているデータをＳＲＡＭ１０２のスタック領域１０２ｂに退避させる制御を行なう。 - 特許庁

Thus, the used master after printing is once stripped from the printing dram and can be rewound, to suppress occurrence of residual image development causing image abnormality or leakage of document secrecy.例文帳に追加

これにより、印刷後の使用済みマスタを一旦、印刷ドラムから剥離した後、再巻装することができるので、画像異常や文書機密漏洩の元となる、残像現像の発生を抑制することができる。 - 特許庁

General contents can be recognized from thinned data even though service interruption occurs before the data transfer is finished by storing received image data in a DRAM and writing the thinned data in a flash memory.例文帳に追加

受信した画像データをＤＲＡＭに格納し、間引きしたデータをフラッシュメモリに書き込むことで、データ転送終了前に停電が発生しても間引きデータから大体の内容を知ることができる。 - 特許庁

The improvement is adaptable for SRAM, DRAM, mask ROM, etc., and by integrally forming the memory circuit with the display device, a configuration of the more multi-functional display device is attainable.例文帳に追加

本発明はＳＲＡＭ、ＤＲＡＭ、マスクＲＯＭなどに適応が可能であり、本発明のメモリ回路を表示装置と一体形成することで、より多機能な表示装置を構成することが可能になる。 - 特許庁

Consequently, the influence of an proximity effect is absorbed in this portion, and the influence of the proximity effect does not attain to a memory element in a memory cell array area B as is the case with a DRAM adopting a conventional half cell.例文帳に追加

従って、この部分で近接効果の影響が吸収され、従来のハーフセルを採用したＤＲＡＭと同様に、メモリセルアレイ領域Ａ内の記憶素子には近接効果の影響は及ばない。 - 特許庁

A logic section 2 outputs a start address and an end address indicating a memory region in which data to be held exists to a DRAM 4 before a mode is shifted to a power down mode in which current consumption is reduced.例文帳に追加

ロジック部２は、消費電流が低減されるパワーダウンモードに移行する前に保存しておくべきデータが存在するメモリ領域を示すスタートアドレスおよびエンドアドレスをＤＲＡＭ部４に出力する。 - 特許庁

In this case, a read timing of the input video signal of the 2nd field from the DRAM 23 (24) is deviated from a read timing of the input video signal of the 1st field by one line.例文帳に追加

このとき、２ｎｄフィールドの入力映像信号のＤＲＡＭ２３，２４からの読み出しのタイミングを１ｓｔフィールドの入力映像信号のＤＲＡＭ２３，２４からの読み出しのタイミングよりも１ライン分ずらす。 - 特許庁

Finally, the protective film 6 formed on the DRAM circuit region 11 is removed through wet etching, and a mass residue 71 remaining on the protective film 6 is removed through lift-off.例文帳に追加

以上の工程を経た後に、ＤＲＡＭ回路領域１１に形成された保護膜６をウェットエッチングにより除去するとともに、保護膜６上に残存する塊状残渣７１をリフトオフして除去する。 - 特許庁

A CAS generating circuit 106 generates a/CAS(column address select) signal and an ADD-SEL signal based on a/RAS2 signal, a/CS-DRAM signal, and a CPU-ASTB signal.例文帳に追加

ＣＡＳ生成回路１０６は、／ＲＡＳ２信号と／ＣＳ−ＤＲＡＭ信号とＣＰＵ−ＡＳＴＢ信号とＣＬＫＯＵＴ信号をもとに／ＣＡＳ信号とＡＤＤ−ＳＥＬ信号を生成する。 - 特許庁

A control circuit 31 stores data which is read from DVD in DRAM 18 based on a synchronizing signal and performs the PI and PO error correction processing in asynchronizing with a buffering processing.例文帳に追加

制御回路３１は、ＤＶＤから読み出されたデータを同期信号に基づいてＤＲＡＭ１８に格納すると共に、このバッファリング処理と非同期でＰＩ及びＰＯの誤り訂正処理を行わせる。 - 特許庁

To promote miniaturization of a DRAM having a capacitive element in which a film consisting primarily of a platinum group metal and a conductive oxide of a platinum group alloy or a platinum group metal is used for an electrode material.例文帳に追加

白金族金属、白金族合金または白金族金属の導電性酸化物を主成分とする膜を電極材料に用いた容量素子を有するＤＲＡＭの微細化を推進する。 - 特許庁

The DRAM 100 has silicon nitride films 33 formed on the sidewalls 31 and has a storage node 140 so filled into the contact hole 30h as to connect it electrically with the source/drain region 3.例文帳に追加

ＤＲＡＭ１００は、側壁３１に形成されたシリコン窒化膜３３と、ソースおよびドレイン領域３と電気的に接続されるようにコンタクトホール３０を充填するストレージノード１４０とを備える。 - 特許庁

The DRAM cell further includes a difference storage capacitor which has at least one node that is adjacent to the first and the second diffusion electrodes of each transfer device, and is electrically connected with the same.例文帳に追加

さらにセルは、各転送デバイスの第１および第２の拡散電極の一つに隣接し、電気的に接続される少なくとも一つノードを有する差分蓄積キャパシタを含むことを特徴とする。 - 特許庁

To provide a semiconductor storage device that is of a semiconductor storage device and can particularly realize a highly integrated DRAM with micro cell areas in a small number of processes and a method for manufacturing the same.例文帳に追加

半導体記憶装置に係り、特に、高集積化されたＤＲＡＭを、少ない工程数で、且つ微細なセル面積で実現できる半導体記憶装置及びその製造方法を提供する。 - 特許庁

Then the sub CPU 6 controls the channel selection circuit 7 and a QPSK demodulation circuit 8 in order to conduct data processing at the given transmission rate in response to a system program stored in the DRAM 5.例文帳に追加

そして、サブＣＰＵ６が、ＤＲＡＭ５内に格納されたシステムプログラムに応じて、与えられた伝送レートでデータ処理を行うように、選局回路７及びＱＰＳＫ復調回路８の制御動作を行う。 - 特許庁

Since a refresh control circuit 212 refreshes a DRAM 11 when the refresh count signal COUNT indicates a prescribed value, overlapping between the timing signal SYNC and refresh operations can be avoided.例文帳に追加

リフレッシュ制御回路２１２は、リフレッシュカウント信号ＣＯＵＮＴが所定値を示すときにＤＲＡＭ１１をリフレッシュするので、タイミング信号ＨＳＹＮＣとリフレッシュ動作とのオーバーラップを避けることができる。 - 特許庁

When a disk 1 is mounted during standing by for reproduction, the TOC data on the disk 1 is read and the prescribed quantity at the top of each piece of respective data on the disk 1 is written into a shock-proof memory (DRAM 13).例文帳に追加

再生待機時にディスク１が装着されると、ディスク１上のＴＯＣデータが読み込まれ、ディスク１上の各データの先頭の所定量がショック・プルーフ・メモリ（ＤＲＡＭ１３）に書き込まれる。 - 特許庁

When the Disk Controller 6 asserts a special cycle instruction signal 30 indicating to be the access to the memory present in the memory hole, the access to the memory space is distributed to the access to a DRAM 3b not available usually.例文帳に追加

またＤｉｓｋ Ｃｏｎｔｒｏｌｌｅｒ６がメモリホール領域に存在するメモリへのアクセスであることを示す特殊サイクル指示信号３０をアサートした場合、通常使用できないＤＲＡＭ３ｂへのアクセスに振り分けられる。 - 特許庁

To provide a method for manufacturing an electronic element such as a DRAM semiconductor memory with which proper capacitor characteristics or recording characteristics can be obtained even if the capacitor structure is very small, or a field effect transistor.例文帳に追加

本発明は、容量構造が非常に小さくとも、好適な容量特性や記録特性が得られるＤＲＡＭ半導体メモリまたは電界効果トランジスタ等の電子素子の製造方法を提供する。 - 特許庁

In the disk reproducing device, when a disk 1 is fitted at the time of reproduction standby, TOC data on the disk 1 are read and the a specific amount at the start of each data on the disk 1 is written to a shockproof memory (DRAM 13).例文帳に追加

再生待機時にディスク１が装着されると、ディスク１上のＴＯＣデータが読み込まれ、ディスク１上の各データの先頭の所定量がショック・プルーフ・メモリ（ＤＲＡＭ１３）に書き込まれる。 - 特許庁

If a switch for fetching an image obtained by photographing a photogenic subject, for example, a shutter button SB, is operated by a user, the image data is stored in a dedicated area of a DRAM 14.例文帳に追加

被写体を撮影して得られた画像を、取り込むためのスイッチ、例えばシャッターボタンＳＢが、ユーザによって操作されたのであれば、ＤＲＡＭ１４の専用領域にその画像データを記憶させる。 - 特許庁

To lower the cost of a print controller or to enhance the performance thereof by utilizing a flash memory effectively after loading a program on the flash memory to a DRAM.例文帳に追加

フラッシュメモリ上のプログラムをＤＲＡＭへのロード後にフラッシュメモリを有効に活用し印刷制御装置のコストを下げること、あるいは、印刷制御装置の性能を向上させることを目的とする。 - 特許庁

The method for initializing the DRAM includes allocating one or more rows of a plurality of cells in the DRAM, signaling an initialization request to initialize the allocated one or more rows, and simultaneously initializing all cells in each of the one or more allocated rows upon accessing each of the one or more allocated rows.例文帳に追加

ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）を初期化する方法が、ＤＲＡＭにおける複数のセルの１つまたは複数の行を割り当てること、その割り当てられた１つまたは複数の行を初期化する初期化要求をシグナルすること、およびその割り当てられた１つまたは複数の行の各行にアクセスすると、その割り当てられた１つまたは複数の行の各行におけるすべてのセルを同時に初期化することを含む。 - 特許庁

By reducing the parasitic capacitance of the sub-bit line and increasing the off resistance of a cell transistor as necessary in the divisional bit method, the capacitance of a capacitor can be set to 1/10 of a normal DRAM or less.例文帳に追加

分割ビット方式でサブビット線の寄生容量が低減し、かつ、セルトランジスタのオフ抵抗を必要に応じて高いものとすることによって、キャパシタの容量を通常のＤＲＡＭの１／１０以下とすることができる。 - 特許庁

A still picture of an XGA size photographed by a CCD 2 is written in a DRAM 9 via a memory controller 5, an encoder/decoder 15 compresses the picture by means of the JPEG and the compressed image is recorded in an external storage medium 11.例文帳に追加

ＣＣＤ２により撮影されたＸＧＡサイズの静止画がメモリコントローラ５を介してＤＲＡＭ９に書込まれ、エンコーダ／デコーダ１５によりＪＰＥＧで圧縮され、外部記憶媒体１１に記録される。 - 特許庁

In an output buffer 49 of a DRAM, a level shifter 77 outputs a boosting potential VPP in accordance with it that an internal data signal ZRDHI is made a 'L' level or a test mode signature TMSIG1 is made a 'H' level.例文帳に追加

ＤＲＡＭの出力バッファ４９において、レベルシフタ７７は、内部データ信号ＺＲＤＨ１が「Ｌ」レベルになるか、テストモードシグネチャＴＭＳＩＧ１が「Ｈ」レベルになったことに応じて昇圧電位ＶＰＰを出力する。 - 特許庁

In a variable resistance circuit 32 included in an internal source potential generating circuit 1 of a DRAM, an N channel MOS transistor 47 is connected to fuses 48 to 51 for tuning an internal source potential intVCC in parallel.例文帳に追加

ＤＲＡＭの内部電源電位発生回路１に含まれる可変抵抗回路３２において、内部電源電位ｉｎｔＶＣＣをチューニングするためのヒューズ４８〜５１にＮチャネルＭＯＳトランジスタ４７を並列接続する。 - 特許庁

All image files for list display recorded on a recording disk 9 in accordance with still picture files are read out when reading table-of-contents information corresponding to each of the still picture files, and are stored in a DRAM 24.例文帳に追加

記録ディスク９において静止画撮ファイルに対応して記録される一覧表示用画像ファイルを、各静止画像ファイルに対応された目録情報の読み出し時に全て読み出して、ＤＲＡＭ２４に記憶させておく。 - 特許庁

To provide a DRAM chip furnished with an inside ODT signal producing circuit capable of changing over the signal from an ODT asynchronous signal to an ODT synchronous signal by taking account of a starting time of a DLL circuit.例文帳に追加

ＯＤＴ非同期信号からＯＤＴ同期信号への切替をＤＬＬ回路の始動時間を考慮して行うことのできる内部ＯＤＴ信号生成回路を備えたＤＲＡＭチップを提供すること。 - 特許庁

To provide a semiconductor memory which protects data at high speed when electric power supply is cut off, and achieves a function equivalent to a standard DRAM at normal operation, and to provide its manufacturing method.例文帳に追加

電力供給が断たれる場合に、データを高速で保護することができ、且つ、通常動作時、通常のＤＲＡＭと同等の機能を実現することができる半導体記憶装置とその製造方法を提供すること - 特許庁

To provide a data transfer system for reducing such a risk that read data are decoded even when a semiconductor memory such as a DRAM is removed from a main body, and that data stored in a semiconductor memory are read.例文帳に追加

本体からＤＲＡＭなどの半導体メモリが取り外され、半導体メモリに記憶されたデータが読み出されても、読み出されたデータが解読される危険性を少なくすることができるデータ転送システムを提供する。 - 特許庁

To provide a semiconductor memory capable of improving operation performance without increasing a layout area in the case that a DRAM cell is formed with SOI structure, and to provide its manufacturing method.例文帳に追加

ＳＯＩ構造でＤＲＡＭセルを作成した場合において、レイアウト面積を増大させることなく、また、動作性能の向上を可能とした半導体記憶装置およびその製造方法を提供することを目的とする。 - 特許庁

A CPU 1 controls the display of the processed image data and the transfer of the specific number of image data among the image data stored by the CD-R drive 4 to the DRAM 2 is controlled according to the display control.例文帳に追加

ＣＰＵ１ｊは、処理された画像データの表示を制御し、その表示制御に基づいて、ＣＤ−Ｒドライブ４に記憶された画像データから所定数の画像データをＤＲＡＭ２への転送を制御する。 - 特許庁

To reduce power request at a data route by using a multiplayer metal layer for reducing a capacity on a data bus in an architecture for an embedded dynamic random access memory(DRAM) of an integrated circuit, having a large aspect ratio.例文帳に追加

アスペクト比が大きい、集積回路の埋込型ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のためのアーキテクチャが、データバス上の容量を減じる多層の金属層を用いることにより、データ経路での電力要求を減じる。 - 特許庁