「dRAM」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

In this case, a read timing of the input video signal of the 2nd field from the DRAM 23 (24) is deviated from a read timing of the input video signal of the 1st field by one line.例文帳に追加

このとき、２ｎｄフィールドの入力映像信号のＤＲＡＭ２３，２４からの読み出しのタイミングを１ｓｔフィールドの入力映像信号のＤＲＡＭ２３，２４からの読み出しのタイミングよりも１ライン分ずらす。 - 特許庁

Finally, the protective film 6 formed on the DRAM circuit region 11 is removed through wet etching, and a mass residue 71 remaining on the protective film 6 is removed through lift-off.例文帳に追加

以上の工程を経た後に、ＤＲＡＭ回路領域１１に形成された保護膜６をウェットエッチングにより除去するとともに、保護膜６上に残存する塊状残渣７１をリフトオフして除去する。 - 特許庁

To provide an information recording/reproducing device for quickly operating the recording of a video with high resolution and high fidelity without loading any high speed DRAM or external storage device whose capacity is large.例文帳に追加

高速なＤＲＡＭおよび大容量の外部記憶装置を搭載することなく、高解像度で高品位な映像の記録を高速に行うことのできる情報記録再生装置を提供する。 - 特許庁

To provide a memory controller which can access an SDRAM with a control signal similar to that of a DRAM and allows an MPU and an I/O device to securely obtain data read out of the SDRAM.例文帳に追加

ＤＲＡＭと同様の制御信号によってＳＤＲＡＭをアクセスすることができ、また、ＳＤＲＡＭから読み出されたデータをＭＰＵやＩ／Ｏデバイスが確実に取得できるメモリコントローラを提供する。 - 特許庁

To provide a platinum alloy film allowed to be used for the electrode film of a ferroelectric capacitor to be used for a FeRAM, an electrode film of a ferroelectric capacitor to be used for a DRAM, and so on and prevented from hillock generation.例文帳に追加

ＦｅＲＡＭで使用される強誘電体キャパシタの電極膜、ＤＲＡＭで使用される強誘電体キャパシタの電極膜などに使用されるヒロック発生のない白金合金膜を提供する。 - 特許庁

In consequence of this determination, when it is normal, it is determined whether this product is a good product for changing functions after performing defect relieving for changing DRAM functions, assembly, a defect acceleration test, a selection test (step S10-S14).例文帳に追加

この判定の結果、正常の場合は、ＤＲＡＭ機能変更欠陥救済、組立、不良加速試験、選別試験を行った後に、機能変更良品か否かを判定する（ステップＳ１０〜Ｓ１４）。 - 特許庁

A control circuit 2, a control circuit 3, a DRAM 4, a memory 6, a key matrix 7, a display 8, a comparison time memory 12 and a key matrix 13 are connected so that they are compositely controlled by a system controller 5.例文帳に追加

システムコントローラ５によって複合的に制御されるように、制御回路２，制御回路３，ＤＲＡＭ４，メモリ６，キーマトリクス７，ディスプレイ８，比較時間メモリ１２，キーマトリクス１３を接続する。 - 特許庁

Each DRAM 10 comprises a memory cell array 50, saving address register 12, 14 for storing the defective address information, and a redundant memory cell 11 to be substituted for a defective memory cell in the memory cell array 50.例文帳に追加

ＤＲＡＭ１０は、メモリセルアレイ５０と、不良アドレス情報を格納するための救済アドレスレジスタ１２、１４と、メモリセルアレイ５０の欠陥があるメモリセルに対して代替される冗長メモリセル１１と、を有する。 - 特許庁

To provide a bit line sense amplifier drive control circuit and a bit line sense amplifier drive control method of a synchronous DRAM, that enable effective data output, even in a short clock period by reducing time required for the primary amplification of data.例文帳に追加

データの１次増幅に必要な時間を短縮させて、短いクロック周期においても有効なデータを出力できる同期式ＤＲＡＭのビットラインセンスアンプ駆動制御回路及び方法を提供する。 - 特許庁

To prevent access conflict between data processed by a first chip and data processed by a second chip when the data processed by the first chip is transferred to a DRAM via a bus and the second chip.例文帳に追加

第１のチップで処理されたデータがバス及び第２のチップを経由してＤＲＡＭに転送される場合に、第１のチップで処理されたデータと第２のチップで処理されたデータとのアクセス競合を防止する。 - 特許庁

Read-out of main data from a DRAM 501 in generating an error detection and error correction code is performed by batch, and only data required for generating the error detection and error correction code are separated (502) from the main data and transferred.例文帳に追加

エラー検出、エラー訂正コード生成時のＤＲＡＭ５０１からのメインデータの読み出しを一括で行い、メインデータからエラー検出、エラー訂正コード生成に必要なデータのみを分離し（５０２）、転送する。 - 特許庁

This memory circuit can be applied to an SRAM, a DRAM, a mask ROM and the like and a display device having multiple functions can be formed by forming the memory circuit integrally with the display device.例文帳に追加

本発明はＳＲＡＭ、ＤＲＡＭ、マスクＲＯＭなどに適応が可能であり、本発明のメモリ回路を表示装置と一体形成することで、より多機能な表示装置を構成することが可能になる。 - 特許庁

To provide technique by which an access time is shortened in write-in operation preventing destruction of data stored in a non-selection memory cell connected to a selecting word line, in write-in operation of a DRAM.例文帳に追加

ＤＲＡＭの書き込み動作において、選択ワード線に接続されている非選択メモリセルに記憶されたデータの破壊を防止しながら、書き込み動作におけるアクセス時間を短縮する技術を提供する。 - 特許庁

A data storage part (SU) of a TCAM cell (TMC) is constituted of two twin cells (TW0, TW1) having respectively 2 bits DRAM cells (MC1-MC4), complementary data is stored in each twin cell respectively.例文帳に追加

ＴＣＡＭセル（ＴＭＣ）のデータ記憶部（ＳＵ）を、それぞれが２ビットのＤＲＡＭセル（ＭＣ１−ＭＣ４）を有する２つのツインセル（ＴＷ０，ＴＷ１）で構成し、各ツインセルそれぞれに相補データを格納する。 - 特許庁

This DRAM circuit, 100 control independently magnitude of voltage difference indicated between a pair of bit line and detected by a sense amplifier 102 by a test system 200 when sensitivity of the sense amplifier 102 is decided.例文帳に追加

本発明ＤＲＡＭ回路は、センスアンプの感度を決定する場合に、テストシステムを使用して、一対のビット線の間に表れ且つセンスアンプによって検知される電圧差の大きさを独立的に制御する。 - 特許庁

To efficiently use a DRAM as a buffer memory at the time of generating sub-code data, and reduce the scale of a sub-code generating circuit in encode processing when recording data on an optical disk such as a CD-R.例文帳に追加

ＣＤ−Ｒなどの光ディスクへのデータ記録におけるエンコード処理において、サブコードデータの生成時のバッファメモリであるＤＲＡＭの効率的使用及びサブコード生成回路の規模削減を図る。 - 特許庁

To guarantee high speed data transfer in real-time without arranging a large scale of exclusive FIFO memory in each I/F circuit in a data transfer device having the I/F circuit and a DRAM memory.例文帳に追加

Ｉ／Ｆ回路とＤＲＡＭメモリを備えたデータ転送装置において各Ｉ／Ｆ回路に大規模な専用のＦＩＦＯメモリを備える事なくリアルタイムでかつ高速なデータ転送を保証できるようにする。 - 特許庁

A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加

半導体集積回路がチップ内に内蔵するＤＲＡＭ１２１に、実際のデータをストアする正規メモリセルアレイ１２２以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ１２３を設ける。 - 特許庁

In the memory cell of a DRAM of the semiconductor storage device, a bit line 21a connected to a bit line plug 20b and a partial wiring 21b are provided on the first interlayer insulating film 18.例文帳に追加

半導体記憶装置であるＤＲＡＭのメモリセルにおいて、第１層間絶縁膜１８の上には、ビット線プラグ２０ｂに接続されるビット線２１ａと、局所配線２１ｂとが設けられている。 - 特許庁

To suppress diffusion of ruthenium, or the like, into hafnium oxide, or the like, in a DRAM capacitor using ruthenium or ruthenium oxide into an upper electrode and hafnium dioxide or zirconium oxide into an insulating film.例文帳に追加

ルテニウム或いは酸化ルテニウムを上部電極、二酸化ハフニウム或いは酸化ジルコニウムを絶縁膜に用いたＤＲＡＭキャパシタにおいて、ルテニウム等の二酸化ハフニウム等中への拡散を抑制すること。 - 特許庁

The DRAM cell further includes a difference storage capacitor which has at least one node that is adjacent to the first and the second diffusion electrodes of each transfer device, and is electrically connected with the same.例文帳に追加

さらにセルは、各転送デバイスの第１および第２の拡散電極の一つに隣接し、電気的に接続される少なくとも一つノードを有する差分蓄積キャパシタを含むことを特徴とする。 - 特許庁

To provide a semiconductor storage device that is of a semiconductor storage device and can particularly realize a highly integrated DRAM with micro cell areas in a small number of processes and a method for manufacturing the same.例文帳に追加

半導体記憶装置に係り、特に、高集積化されたＤＲＡＭを、少ない工程数で、且つ微細なセル面積で実現できる半導体記憶装置及びその製造方法を提供する。 - 特許庁

To promote miniaturization of a DRAM having a capacitive element in which a film consisting primarily of a platinum group metal and a conductive oxide of a platinum group alloy or a platinum group metal is used for an electrode material.例文帳に追加

白金族金属、白金族合金または白金族金属の導電性酸化物を主成分とする膜を電極材料に用いた容量素子を有するＤＲＡＭの微細化を推進する。 - 特許庁

The DRAM 100 has silicon nitride films 33 formed on the sidewalls 31 and has a storage node 140 so filled into the contact hole 30h as to connect it electrically with the source/drain region 3.例文帳に追加

ＤＲＡＭ１００は、側壁３１に形成されたシリコン窒化膜３３と、ソースおよびドレイン領域３と電気的に接続されるようにコンタクトホール３０を充填するストレージノード１４０とを備える。 - 特許庁

Then the sub CPU 6 controls the channel selection circuit 7 and a QPSK demodulation circuit 8 in order to conduct data processing at the given transmission rate in response to a system program stored in the DRAM 5.例文帳に追加

そして、サブＣＰＵ６が、ＤＲＡＭ５内に格納されたシステムプログラムに応じて、与えられた伝送レートでデータ処理を行うように、選局回路７及びＱＰＳＫ復調回路８の制御動作を行う。 - 特許庁

Since a refresh control circuit 212 refreshes a DRAM 11 when the refresh count signal COUNT indicates a prescribed value, overlapping between the timing signal SYNC and refresh operations can be avoided.例文帳に追加

リフレッシュ制御回路２１２は、リフレッシュカウント信号ＣＯＵＮＴが所定値を示すときにＤＲＡＭ１１をリフレッシュするので、タイミング信号ＨＳＹＮＣとリフレッシュ動作とのオーバーラップを避けることができる。 - 特許庁

When a disk 1 is mounted during standing by for reproduction, the TOC data on the disk 1 is read and the prescribed quantity at the top of each piece of respective data on the disk 1 is written into a shock-proof memory (DRAM 13).例文帳に追加

再生待機時にディスク１が装着されると、ディスク１上のＴＯＣデータが読み込まれ、ディスク１上の各データの先頭の所定量がショック・プルーフ・メモリ（ＤＲＡＭ１３）に書き込まれる。 - 特許庁

When the Disk Controller 6 asserts a special cycle instruction signal 30 indicating to be the access to the memory present in the memory hole, the access to the memory space is distributed to the access to a DRAM 3b not available usually.例文帳に追加

またＤｉｓｋ Ｃｏｎｔｒｏｌｌｅｒ６がメモリホール領域に存在するメモリへのアクセスであることを示す特殊サイクル指示信号３０をアサートした場合、通常使用できないＤＲＡＭ３ｂへのアクセスに振り分けられる。 - 特許庁

To provide a method for manufacturing an electronic element such as a DRAM semiconductor memory with which proper capacitor characteristics or recording characteristics can be obtained even if the capacitor structure is very small, or a field effect transistor.例文帳に追加

本発明は、容量構造が非常に小さくとも、好適な容量特性や記録特性が得られるＤＲＡＭ半導体メモリまたは電界効果トランジスタ等の電子素子の製造方法を提供する。 - 特許庁

In the disk reproducing device, when a disk 1 is fitted at the time of reproduction standby, TOC data on the disk 1 are read and the a specific amount at the start of each data on the disk 1 is written to a shockproof memory (DRAM 13).例文帳に追加

再生待機時にディスク１が装着されると、ディスク１上のＴＯＣデータが読み込まれ、ディスク１上の各データの先頭の所定量がショック・プルーフ・メモリ（ＤＲＡＭ１３）に書き込まれる。 - 特許庁

If a switch for fetching an image obtained by photographing a photogenic subject, for example, a shutter button SB, is operated by a user, the image data is stored in a dedicated area of a DRAM 14.例文帳に追加

被写体を撮影して得られた画像を、取り込むためのスイッチ、例えばシャッターボタンＳＢが、ユーザによって操作されたのであれば、ＤＲＡＭ１４の専用領域にその画像データを記憶させる。 - 特許庁

To lower the cost of a print controller or to enhance the performance thereof by utilizing a flash memory effectively after loading a program on the flash memory to a DRAM.例文帳に追加

フラッシュメモリ上のプログラムをＤＲＡＭへのロード後にフラッシュメモリを有効に活用し印刷制御装置のコストを下げること、あるいは、印刷制御装置の性能を向上させることを目的とする。 - 特許庁

The method for initializing the DRAM includes allocating one or more rows of a plurality of cells in the DRAM, signaling an initialization request to initialize the allocated one or more rows, and simultaneously initializing all cells in each of the one or more allocated rows upon accessing each of the one or more allocated rows.例文帳に追加

ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）を初期化する方法が、ＤＲＡＭにおける複数のセルの１つまたは複数の行を割り当てること、その割り当てられた１つまたは複数の行を初期化する初期化要求をシグナルすること、およびその割り当てられた１つまたは複数の行の各行にアクセスすると、その割り当てられた１つまたは複数の行の各行におけるすべてのセルを同時に初期化することを含む。 - 特許庁

In the case of facsimile-transmitting the read image, the read image is passed through the image processing LSI 10a and stored in the page memory 3a and it is read, encoded in a codec 12 and stored in an image memory (DRAM) 4.例文帳に追加

読み取り画像をファクシミリ送信する場合は、読み取った画像を画処理ＬＳＩ１０ａを経てページメモリ３ａに格納し、これを読み出し、コーデック１２で符号化して、画像メモリ（ＤＲＡＭ）４に格納する。 - 特許庁

To provide an image input/output device and an image input/output method attaining a connection check of a DRAM-I/F without omission in an internal diagnosis of a controller prior to the start of an OS upon power-on.例文帳に追加

電源投入時でＯＳが起動する前のコントローラ内部診断（自己診断）字に、もれなくＤＲＡＭ−Ｉ／Ｆの結線チェックが出来る画像入出力装置及び画像入出力方法を提供する。 - 特許庁

The number of simultaneous activities at the refresh of a memory cell array is kept as it is by setting an internal test mode, and at the refresh operation of a DRAM, the operation is carried out by an externally inputting address signal not an internally generating address signal.例文帳に追加

内部のテストモードを設定することで、メモリセルアレイのリフレッシュ時の同時活性数をそのままで、ＤＲＡＭのリフレッシュ動作時には、内部発生アドレス信号ではなく外部入力アドレス信号によって動作を行う。 - 特許庁

A spread spectrum clock generator 210 is provided with a state determining device 220 for determining a continuous access of a DDR (double data rate) SDRAM (synchronous DRAM) 112A and performing spread off in a continuous access during reading data of the DDR SDRAM 112A.例文帳に追加

拡散スペクトル・クロック発生器２１０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを判定し、ＤＤＲ ＳＤＲＡＭ１１２Ａのデータ読み出し時の連続アクセスでは拡散ＯＦＦにする状態判定器２２０を備える。 - 特許庁

A mechanical unit part 60 is operated to reproduce an MD, and after reproduced data from the MD are stored in a DRAM part 70 via a DSP part 50, the data are outputted to a headphone 90 from an audio unit 80.例文帳に追加

メカユニット部６０が作動してＭＤの再生動作を行い、ＭＤからの再生データはＤＳＰ部５０を通して一旦ＤＲＡＭ部７０に蓄積された後、オーディオ部８０よりヘッドホン９０に出力される。 - 特許庁

By reducing the parasitic capacitance of the sub-bit line and increasing the off resistance of a cell transistor as necessary in the divisional bit method, the capacitance of a capacitor can be set to 1/10 of a normal DRAM or less.例文帳に追加

分割ビット方式でサブビット線の寄生容量が低減し、かつ、セルトランジスタのオフ抵抗を必要に応じて高いものとすることによって、キャパシタの容量を通常のＤＲＡＭの１／１０以下とすることができる。 - 特許庁

In a variable resistance circuit 32 included in an internal source potential generating circuit 1 of a DRAM, an N channel MOS transistor 47 is connected to fuses 48 to 51 for tuning an internal source potential intVCC in parallel.例文帳に追加

ＤＲＡＭの内部電源電位発生回路１に含まれる可変抵抗回路３２において、内部電源電位ｉｎｔＶＣＣをチューニングするためのヒューズ４８〜５１にＮチャネルＭＯＳトランジスタ４７を並列接続する。 - 特許庁

To realize a control operation used to transfer data efficiently by using a simple circuit when data having a plurality of words to be transferred and data having one word to be transferred are changed over so as to be transferred to a synchronous DRAM.例文帳に追加

シンクロナスＤＲＡＭに対して、転送語数が複数であるデータや転送語数が１であるデータを切り替えて転送する場合に、効率的にデータ転送を行うための制御を簡単な回路で実現する。 - 特許庁

A still picture of an XGA size photographed by a CCD 2 is written in a DRAM 9 via a memory controller 5, an encoder/decoder 15 compresses the picture by means of the JPEG and the compressed image is recorded in an external storage medium 11.例文帳に追加

ＣＣＤ２により撮影されたＸＧＡサイズの静止画がメモリコントローラ５を介してＤＲＡＭ９に書込まれ、エンコーダ／デコーダ１５によりＪＰＥＧで圧縮され、外部記憶媒体１１に記録される。 - 特許庁

In an output buffer 49 of a DRAM, a level shifter 77 outputs a boosting potential VPP in accordance with it that an internal data signal ZRDHI is made a 'L' level or a test mode signature TMSIG1 is made a 'H' level.例文帳に追加

ＤＲＡＭの出力バッファ４９において、レベルシフタ７７は、内部データ信号ＺＲＤＨ１が「Ｌ」レベルになるか、テストモードシグネチャＴＭＳＩＧ１が「Ｈ」レベルになったことに応じて昇圧電位ＶＰＰを出力する。 - 特許庁

When one (bank 1) of memory banks owned by a DRAM 103 is used as a memory for plotting and the other one (bank 2) of the memory banks is used as a memory for printout, plotting is performed on the bank 1.例文帳に追加

ＤＲＡＭ１０３が有するメモリバンクの１つ（バンク１）が描画用メモリとして使用され、他のメモリバンクの１つ（バンク２）が印刷出力用メモリとして使用されていると、バンク１上に描画が行われる。 - 特許庁

To provide a navigation device allowing the omission of supply of refresh electric current to a DRAM during power off time while preventing starting time from being prolonged, a method of recording information, and a navigation program.例文帳に追加

起動時間の延長を抑制しつつ、電源をＯＦＦしている間におけるＤＲＡＭへのリフレッシュ電流の供給を省略することができる、ナビゲーション装置、情報記録方法、及びナビゲーションプログラムを提供すること。 - 特許庁