「dRAM」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

The improvement is adaptable for SRAM, DRAM, mask ROM, etc., and by integrally forming the memory circuit with the display device, a configuration of the more multi-functional display device is attainable.例文帳に追加

本発明はＳＲＡＭ、ＤＲＡＭ、マスクＲＯＭなどに適応が可能であり、本発明のメモリ回路を表示装置と一体形成することで、より多機能な表示装置を構成することが可能になる。 - 特許庁

Consequently, the influence of an proximity effect is absorbed in this portion, and the influence of the proximity effect does not attain to a memory element in a memory cell array area B as is the case with a DRAM adopting a conventional half cell.例文帳に追加

従って、この部分で近接効果の影響が吸収され、従来のハーフセルを採用したＤＲＡＭと同様に、メモリセルアレイ領域Ａ内の記憶素子には近接効果の影響は及ばない。 - 特許庁

A logic section 2 outputs a start address and an end address indicating a memory region in which data to be held exists to a DRAM 4 before a mode is shifted to a power down mode in which current consumption is reduced.例文帳に追加

ロジック部２は、消費電流が低減されるパワーダウンモードに移行する前に保存しておくべきデータが存在するメモリ領域を示すスタートアドレスおよびエンドアドレスをＤＲＡＭ部４に出力する。 - 特許庁

In this case, a read timing of the input video signal of the 2nd field from the DRAM 23 (24) is deviated from a read timing of the input video signal of the 1st field by one line.例文帳に追加

このとき、２ｎｄフィールドの入力映像信号のＤＲＡＭ２３，２４からの読み出しのタイミングを１ｓｔフィールドの入力映像信号のＤＲＡＭ２３，２４からの読み出しのタイミングよりも１ライン分ずらす。 - 特許庁

Finally, the protective film 6 formed on the DRAM circuit region 11 is removed through wet etching, and a mass residue 71 remaining on the protective film 6 is removed through lift-off.例文帳に追加

以上の工程を経た後に、ＤＲＡＭ回路領域１１に形成された保護膜６をウェットエッチングにより除去するとともに、保護膜６上に残存する塊状残渣７１をリフトオフして除去する。 - 特許庁

The EDRAM 12 includes plural pairs of DRAM banks 16 and SRAM caches 18, each bank includes a matrix-shaped storage position and storage data for its one column can be loaded to a corresponding cache.例文帳に追加

ＥＤＲＡＭ１２は、複数対のＤＲＡＭバンク１６及びＳＲＡＭキャッシュ１８を含み、各バンクは行列状の記憶位置を含み、その１列分の記憶データが対応するキャッシュにロード可能である。 - 特許庁

The DRAM core 104 is provided with decoding circuits 125, 126 which are provided corresponding respectively to the operation modes, decode corresponding control signals, and generate an internal control signal for a memory cell array 121.例文帳に追加

ＤＲＡＭコア１０４は、動作モードにそれぞれ対応して設けられ、対応する制御信号をデコードして、メモリセルアレイ１２１に対する内部制御信号を生成するためのデコーダ回路１２５、１２６を備える。 - 特許庁

When data are reproduced, a reproduction signal from an optical disk 1 is demodulated in a demodulation circuit 3 and the data of the demodulated data and parity is stored in a DRAM 4 and the parity is stored in an SRAM 6 for parity.例文帳に追加

データ再生時、光ディスク１からの再生信号は復調回路３で復調され、復調されたデータとパリティのうちデータはＤＲＡＭ４にパリティはパリティ用のＳＲＡＭ６に格納される。 - 特許庁

A DRAM cell is made to operate with a capacity smaller than a capacity required by a conventional buried strap trench (BEST) while all the negative influences upon the performance of a device are practically not caused.例文帳に追加

ＤＲＡＭセルは、実質的に、デバイスの性能に全てのマイナス影響を引き起こすことなく、従来の埋め込みストラップトレンチ（ＢＥＳＴ）セルに必要な容量よりも少ない容量で動作する。 - 特許庁

A switch 24 first selects the output of the signal processing circuit 20 to be given to a compression circuit 26 and then selects the thumbnail pictures from the DRAM 16 to be given to the compression circuit 26.例文帳に追加

はスイッチ２４は、当初、信号処理回路２０の出力を選択して圧縮回路２６に供給し、その後ＤＲＡＭ１６からのサムネイル画像データを選択して圧縮回路２６に供給する。 - 特許庁

A control circuit 31 stores data which is read from DVD in DRAM 18 based on a synchronizing signal and performs the PI and PO error correction processing in asynchronizing with a buffering processing.例文帳に追加

制御回路３１は、ＤＶＤから読み出されたデータを同期信号に基づいてＤＲＡＭ１８に格納すると共に、このバッファリング処理と非同期でＰＩ及びＰＯの誤り訂正処理を行わせる。 - 特許庁

This image processor has a DRAM 147 by which display data containing plural 1st image data showing respective colors of plural pixels arranged in a matrix state are stored and the plural 1st pixel data can be written simultaneously.例文帳に追加

マトリクス状に配置された複数の画素の色をそれぞれ示す複数の第１の画素データを含む表示データを記憶し、複数の第１の画素データを同時に書き込み可能なＤＲＡＭ１４７を有する。 - 特許庁

A semiconductor integrated circuit is provided with a cache memory comprising a DRAM, in which plural memory cells are placed in rows at the intersections of plural word lines and plural bit lines and microprocessors.例文帳に追加

半導体集積回路１１は、複数のワード線と複数のビット線との各交差部分に複数のメモリセルが行列状に配設されたＤＲＡＭから成るキャッシュメモリ１５と、マイクロプロセッサ１３とを備えている。 - 特許庁

To provide a memory cell, the manufacturing method of the memory cell, and a semiconductor storage device and electronic equipment including the memory cell contriving low consumption power in the simple configuration of a conventional DRAM average quality.例文帳に追加

従来のＤＲＡＭ並みの簡素な構成であってさらに低消費電力化を図るメモリセル、メモリセルの製造方法、そのメモリセルを含む半導体記憶装置及び電子機器を提供する。 - 特許庁

This DRAM circuit, 100 control independently magnitude of voltage difference indicated between a pair of bit line and detected by a sense amplifier 102 by a test system 200 when sensitivity of the sense amplifier 102 is decided.例文帳に追加

本発明ＤＲＡＭ回路は、センスアンプの感度を決定する場合に、テストシステムを使用して、一対のビット線の間に表れ且つセンスアンプによって検知される電圧差の大きさを独立的に制御する。 - 特許庁

To efficiently use a DRAM as a buffer memory at the time of generating sub-code data, and reduce the scale of a sub-code generating circuit in encode processing when recording data on an optical disk such as a CD-R.例文帳に追加

ＣＤ−Ｒなどの光ディスクへのデータ記録におけるエンコード処理において、サブコードデータの生成時のバッファメモリであるＤＲＡＭの効率的使用及びサブコード生成回路の規模削減を図る。 - 特許庁

To guarantee high speed data transfer in real-time without arranging a large scale of exclusive FIFO memory in each I/F circuit in a data transfer device having the I/F circuit and a DRAM memory.例文帳に追加

Ｉ／Ｆ回路とＤＲＡＭメモリを備えたデータ転送装置において各Ｉ／Ｆ回路に大規模な専用のＦＩＦＯメモリを備える事なくリアルタイムでかつ高速なデータ転送を保証できるようにする。 - 特許庁

A DRAM 121 in which a semiconductor integrated circuit is incorporated in a chip is provided with a redundant memory cell array 123 for monitoring a refresh-time other than a regular memory cell array 122 storing actual data.例文帳に追加

半導体集積回路がチップ内に内蔵するＤＲＡＭ１２１に、実際のデータをストアする正規メモリセルアレイ１２２以外にリフレッシュ時間をモニタするための冗長メモリセルアレイ１２３を設ける。 - 特許庁

In the memory cell of a DRAM of the semiconductor storage device, a bit line 21a connected to a bit line plug 20b and a partial wiring 21b are provided on the first interlayer insulating film 18.例文帳に追加

半導体記憶装置であるＤＲＡＭのメモリセルにおいて、第１層間絶縁膜１８の上には、ビット線プラグ２０ｂに接続されるビット線２１ａと、局所配線２１ｂとが設けられている。 - 特許庁

To suppress diffusion of ruthenium, or the like, into hafnium oxide, or the like, in a DRAM capacitor using ruthenium or ruthenium oxide into an upper electrode and hafnium dioxide or zirconium oxide into an insulating film.例文帳に追加

ルテニウム或いは酸化ルテニウムを上部電極、二酸化ハフニウム或いは酸化ジルコニウムを絶縁膜に用いたＤＲＡＭキャパシタにおいて、ルテニウム等の二酸化ハフニウム等中への拡散を抑制すること。 - 特許庁

The DRAM cell further includes a difference storage capacitor which has at least one node that is adjacent to the first and the second diffusion electrodes of each transfer device, and is electrically connected with the same.例文帳に追加

さらにセルは、各転送デバイスの第１および第２の拡散電極の一つに隣接し、電気的に接続される少なくとも一つノードを有する差分蓄積キャパシタを含むことを特徴とする。 - 特許庁

To provide a semiconductor storage device that is of a semiconductor storage device and can particularly realize a highly integrated DRAM with micro cell areas in a small number of processes and a method for manufacturing the same.例文帳に追加

半導体記憶装置に係り、特に、高集積化されたＤＲＡＭを、少ない工程数で、且つ微細なセル面積で実現できる半導体記憶装置及びその製造方法を提供する。 - 特許庁

To promote miniaturization of a DRAM having a capacitive element in which a film consisting primarily of a platinum group metal and a conductive oxide of a platinum group alloy or a platinum group metal is used for an electrode material.例文帳に追加

白金族金属、白金族合金または白金族金属の導電性酸化物を主成分とする膜を電極材料に用いた容量素子を有するＤＲＡＭの微細化を推進する。 - 特許庁

The DRAM 100 has silicon nitride films 33 formed on the sidewalls 31 and has a storage node 140 so filled into the contact hole 30h as to connect it electrically with the source/drain region 3.例文帳に追加

ＤＲＡＭ１００は、側壁３１に形成されたシリコン窒化膜３３と、ソースおよびドレイン領域３と電気的に接続されるようにコンタクトホール３０を充填するストレージノード１４０とを備える。 - 特許庁

Then the sub CPU 6 controls the channel selection circuit 7 and a QPSK demodulation circuit 8 in order to conduct data processing at the given transmission rate in response to a system program stored in the DRAM 5.例文帳に追加

そして、サブＣＰＵ６が、ＤＲＡＭ５内に格納されたシステムプログラムに応じて、与えられた伝送レートでデータ処理を行うように、選局回路７及びＱＰＳＫ復調回路８の制御動作を行う。 - 特許庁

Since a refresh control circuit 212 refreshes a DRAM 11 when the refresh count signal COUNT indicates a prescribed value, overlapping between the timing signal SYNC and refresh operations can be avoided.例文帳に追加

リフレッシュ制御回路２１２は、リフレッシュカウント信号ＣＯＵＮＴが所定値を示すときにＤＲＡＭ１１をリフレッシュするので、タイミング信号ＨＳＹＮＣとリフレッシュ動作とのオーバーラップを避けることができる。 - 特許庁

When a disk 1 is mounted during standing by for reproduction, the TOC data on the disk 1 is read and the prescribed quantity at the top of each piece of respective data on the disk 1 is written into a shock-proof memory (DRAM 13).例文帳に追加

再生待機時にディスク１が装着されると、ディスク１上のＴＯＣデータが読み込まれ、ディスク１上の各データの先頭の所定量がショック・プルーフ・メモリ（ＤＲＡＭ１３）に書き込まれる。 - 特許庁

When the Disk Controller 6 asserts a special cycle instruction signal 30 indicating to be the access to the memory present in the memory hole, the access to the memory space is distributed to the access to a DRAM 3b not available usually.例文帳に追加

またＤｉｓｋ Ｃｏｎｔｒｏｌｌｅｒ６がメモリホール領域に存在するメモリへのアクセスであることを示す特殊サイクル指示信号３０をアサートした場合、通常使用できないＤＲＡＭ３ｂへのアクセスに振り分けられる。 - 特許庁

To provide a method for manufacturing an electronic element such as a DRAM semiconductor memory with which proper capacitor characteristics or recording characteristics can be obtained even if the capacitor structure is very small, or a field effect transistor.例文帳に追加

本発明は、容量構造が非常に小さくとも、好適な容量特性や記録特性が得られるＤＲＡＭ半導体メモリまたは電界効果トランジスタ等の電子素子の製造方法を提供する。 - 特許庁

In the disk reproducing device, when a disk 1 is fitted at the time of reproduction standby, TOC data on the disk 1 are read and the a specific amount at the start of each data on the disk 1 is written to a shockproof memory (DRAM 13).例文帳に追加

再生待機時にディスク１が装着されると、ディスク１上のＴＯＣデータが読み込まれ、ディスク１上の各データの先頭の所定量がショック・プルーフ・メモリ（ＤＲＡＭ１３）に書き込まれる。 - 特許庁

If a switch for fetching an image obtained by photographing a photogenic subject, for example, a shutter button SB, is operated by a user, the image data is stored in a dedicated area of a DRAM 14.例文帳に追加

被写体を撮影して得られた画像を、取り込むためのスイッチ、例えばシャッターボタンＳＢが、ユーザによって操作されたのであれば、ＤＲＡＭ１４の専用領域にその画像データを記憶させる。 - 特許庁

To lower the cost of a print controller or to enhance the performance thereof by utilizing a flash memory effectively after loading a program on the flash memory to a DRAM.例文帳に追加

フラッシュメモリ上のプログラムをＤＲＡＭへのロード後にフラッシュメモリを有効に活用し印刷制御装置のコストを下げること、あるいは、印刷制御装置の性能を向上させることを目的とする。 - 特許庁

The method for initializing the DRAM includes allocating one or more rows of a plurality of cells in the DRAM, signaling an initialization request to initialize the allocated one or more rows, and simultaneously initializing all cells in each of the one or more allocated rows upon accessing each of the one or more allocated rows.例文帳に追加

ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）を初期化する方法が、ＤＲＡＭにおける複数のセルの１つまたは複数の行を割り当てること、その割り当てられた１つまたは複数の行を初期化する初期化要求をシグナルすること、およびその割り当てられた１つまたは複数の行の各行にアクセスすると、その割り当てられた１つまたは複数の行の各行におけるすべてのセルを同時に初期化することを含む。 - 特許庁

In the case of facsimile-transmitting the read image, the read image is passed through the image processing LSI 10a and stored in the page memory 3a and it is read, encoded in a codec 12 and stored in an image memory (DRAM) 4.例文帳に追加

読み取り画像をファクシミリ送信する場合は、読み取った画像を画処理ＬＳＩ１０ａを経てページメモリ３ａに格納し、これを読み出し、コーデック１２で符号化して、画像メモリ（ＤＲＡＭ）４に格納する。 - 特許庁

To provide an image input/output device and an image input/output method attaining a connection check of a DRAM-I/F without omission in an internal diagnosis of a controller prior to the start of an OS upon power-on.例文帳に追加

電源投入時でＯＳが起動する前のコントローラ内部診断（自己診断）字に、もれなくＤＲＡＭ−Ｉ／Ｆの結線チェックが出来る画像入出力装置及び画像入出力方法を提供する。 - 特許庁

The number of simultaneous activities at the refresh of a memory cell array is kept as it is by setting an internal test mode, and at the refresh operation of a DRAM, the operation is carried out by an externally inputting address signal not an internally generating address signal.例文帳に追加

内部のテストモードを設定することで、メモリセルアレイのリフレッシュ時の同時活性数をそのままで、ＤＲＡＭのリフレッシュ動作時には、内部発生アドレス信号ではなく外部入力アドレス信号によって動作を行う。 - 特許庁

All image files for list display recorded on a recording disk 9 in accordance with still picture files are read out when reading table-of-contents information corresponding to each of the still picture files, and are stored in a DRAM 24.例文帳に追加

記録ディスク９において静止画撮ファイルに対応して記録される一覧表示用画像ファイルを、各静止画像ファイルに対応された目録情報の読み出し時に全て読み出して、ＤＲＡＭ２４に記憶させておく。 - 特許庁

By reducing the parasitic capacitance of the sub-bit line and increasing the off resistance of a cell transistor as necessary in the divisional bit method, the capacitance of a capacitor can be set to 1/10 of a normal DRAM or less.例文帳に追加

分割ビット方式でサブビット線の寄生容量が低減し、かつ、セルトランジスタのオフ抵抗を必要に応じて高いものとすることによって、キャパシタの容量を通常のＤＲＡＭの１／１０以下とすることができる。 - 特許庁

In a variable resistance circuit 32 included in an internal source potential generating circuit 1 of a DRAM, an N channel MOS transistor 47 is connected to fuses 48 to 51 for tuning an internal source potential intVCC in parallel.例文帳に追加

ＤＲＡＭの内部電源電位発生回路１に含まれる可変抵抗回路３２において、内部電源電位ｉｎｔＶＣＣをチューニングするためのヒューズ４８〜５１にＮチャネルＭＯＳトランジスタ４７を並列接続する。 - 特許庁

A still picture of an XGA size photographed by a CCD 2 is written in a DRAM 9 via a memory controller 5, an encoder/decoder 15 compresses the picture by means of the JPEG and the compressed image is recorded in an external storage medium 11.例文帳に追加

ＣＣＤ２により撮影されたＸＧＡサイズの静止画がメモリコントローラ５を介してＤＲＡＭ９に書込まれ、エンコーダ／デコーダ１５によりＪＰＥＧで圧縮され、外部記憶媒体１１に記録される。 - 特許庁

In an output buffer 49 of a DRAM, a level shifter 77 outputs a boosting potential VPP in accordance with it that an internal data signal ZRDHI is made a 'L' level or a test mode signature TMSIG1 is made a 'H' level.例文帳に追加

ＤＲＡＭの出力バッファ４９において、レベルシフタ７７は、内部データ信号ＺＲＤＨ１が「Ｌ」レベルになるか、テストモードシグネチャＴＭＳＩＧ１が「Ｈ」レベルになったことに応じて昇圧電位ＶＰＰを出力する。 - 特許庁

To provide a DRAM chip furnished with an inside ODT signal producing circuit capable of changing over the signal from an ODT asynchronous signal to an ODT synchronous signal by taking account of a starting time of a DLL circuit.例文帳に追加

ＯＤＴ非同期信号からＯＤＴ同期信号への切替をＤＬＬ回路の始動時間を考慮して行うことのできる内部ＯＤＴ信号生成回路を備えたＤＲＡＭチップを提供すること。 - 特許庁

A CPU 1 controls the display of the processed image data and the transfer of the specific number of image data among the image data stored by the CD-R drive 4 to the DRAM 2 is controlled according to the display control.例文帳に追加

ＣＰＵ１ｊは、処理された画像データの表示を制御し、その表示制御に基づいて、ＣＤ−Ｒドライブ４に記憶された画像データから所定数の画像データをＤＲＡＭ２への転送を制御する。 - 特許庁

To reduce power request at a data route by using a multiplayer metal layer for reducing a capacity on a data bus in an architecture for an embedded dynamic random access memory(DRAM) of an integrated circuit, having a large aspect ratio.例文帳に追加

アスペクト比が大きい、集積回路の埋込型ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のためのアーキテクチャが、データバス上の容量を減じる多層の金属層を用いることにより、データ経路での電力要求を減じる。 - 特許庁

A recorder CPU 14 successively reads out the sound data from a HDD 60 based on the sequence data stored in a DRAM 62 at a sound recording/reproducing mode time to reproduce the sound data through SDRAMs 64, 66 (buffer memories).例文帳に追加

レコーダＣＰＵ１４は、録音・再生モード時に、ＤＲＡＭ６２に格納されているシーケンスデータに基づきＨＤＤ６０から音データを順次読み出し、ＳＤＲＡＭ６４，６６（バッファメモリ）を介してその音データを再生する。 - 特許庁