「dRAM」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

A DRAM 1, which is the semiconductor storage device where data is read by comparing the potential of a memory cell with the reference potential of a reference cell, is provided with a bit line 14, a bit line 16, a reference cell 20, and a reference cell 30.例文帳に追加

ＤＲＡＭ１は、メモリセルの電位とリファレンスセルの参照電位との比較によりデータの読出しが行われる半導体記憶装置であって、ビット線１４、ビット線１６、リファレンスセル２０、およびリファレンスセル３０を備えている。 - 特許庁

An I/O 11b for inputting a clock signal from the outside, and a PLL 12 connected to the I/O 11b for supplying an internal clock signal produced based on the clock signal to a DRAM macro 14, are provided in the center of a chip.例文帳に追加

チップ中央部に、外部からのクロック信号を入力するＩ／Ｏ１１ｂと、Ｉ／Ｏ１１ｂに接続され、クロック信号に基づいて生成される内部クロック信号をＤＲＡＭマクロ１４に供給するＰＬＬ１２と、を備える。 - 特許庁

As a result, a CAM function capable of having not several hundreds to several thousands of entry data like a conventional CAM but the number of entry data dividing the size of a DRAM with the number of banks, namely, several tens of thousands of or more entry data can be achieved.例文帳に追加

その結果、従来のＣＡＭの様に数百から数千のエントリデータ数ではなく、ＤＲＡＭ のサイズをバンク数で割っ た数、すなわち、数万以上のエントリデータ数を持つことができるＣＡＭ機能を達成することができる。 - 特許庁

An FPD correction part 154 generates a correction YUV 203, in which the FPD is corrected, from an FPD YUV 202 (image data converted from FPD RAW 201), in which the FPD is caused, and stores it in a DRAM (Dynamic Random Access Memory) 119.例文帳に追加

ＦＰＤ補正部１５４は、このＦＰＤが生じたＦＰＤ ＹＵＶ２０２（ＦＰＤ ＲＡＷ２０１から変換された画像データ）から、ＦＰＤが補正された補正ＹＵＶ２０３を生成してＤＲＡＭ１１９に記憶する。 - 特許庁

To provide a device and a method for swapping between a main storage device and an auxiliary storage device, with which management in a respective programs difference is easy and the entire program is driven with a DRAM of small capacity, and to provide a web video phone adopting the same device.例文帳に追加

少容量ＤＲＡＭで全体プログラムを駆動でき、各プログラム別の管理が手軽である主記憶装置と補助記憶装置間のスワッピング装置及び方法、該装置を採用したウェブビデオホンを提供することを目的とする。 - 特許庁

To reduce the number of processes of a memory integrated circuit on which logics are mixedly loaded and the like incorporated in plural DRAM macro-cells DRAM0-DRAM7 without increasing the manufacturing cost and obstructing its high speed operation and to improve the accuracy of test.例文帳に追加

そのコスト上昇を招くことなく、しかもその高速動作を阻害することなく、複数のＤＲＡＭマクロセルＤＲＡＭ０〜ＤＲＡＭ７を搭載する論理混載メモリ集積回路等の試験工数を削減し、その試験精度を高める。 - 特許庁

Thereafter, when a quantity of remaining data in the DRAM 14 becomes not larger than a predetermined value and a fixed or larger vacancy is generated, the read system is driven again to resume reading.例文帳に追加

DRAM14が満杯になると、システムコントローラ１８の指令に従い、スレッド制御回路11はその時点のスレッドエラー信号SEが第２のしきい値ＴＨ_2 （＜ＴＨ_1 ）より大きければ、スレッドエラーを打ち消す方向へ一定量Ｌ_2 （＜Ｌ_1 ）だけ光ピックアップ３を移動させる。 - 特許庁

To provide a method for producing dried soybean extract using a vacuum dram dryer for improving solubility of the dried soybean extract when added to food and drink commencing with hot water, water or the like.例文帳に追加

大豆抽出物よりなる乾燥物を湯や水等をはじめとして飲料、食品等へ添加する際の溶解性を向上させるための真空ドラムドライヤを用いた大豆抽出物の乾燥物を得る製造方法を提供する。 - 特許庁

In the information processor including an external memory M3 such as DRAM, a second memory M2 smaller in power consumption in access than the external memory M3 is provided, and cache data of M3 and saving data are stored to M2.例文帳に追加

ＤＲＡＭなどの外部メモリＭ３を含む情報処理装置において、外部メモリＭ３よりもアクセス時の消費電力が小さい第２メモリＭ２を設け、このＭ２に対して、Ｍ３のキャッシュデータの記憶と救済データの記憶を行う。 - 特許庁

The flash ROM emulator includes a plurality of DRAMs such as mirrored DDR2-SDRAMs, and reads out data from un-refreshed DRAM among the plurality of DRAMs according to a read request from a processor or external devices.例文帳に追加

フラッシュＲＯＭエミュレータは、ミラーリングされている複数のＤＤＲ２−ＳＤＲＡＭ等のＤＲＡＭを備え、プロセッサおよび外部装置からのリード要求に対して複数のＤＲＡＭのうちリフレッシュをしていないものからデータを読み出す。 - 特許庁

When the switch on the screen is operated, an HMI processing part 21 reads and displays data of the confirmation window corresponding to the switch, and stores the operation content in a temporary storage area in a DRAM 22a or the like.例文帳に追加

画面上のスイッチが操作されると、ＨＭＩ処理部２１は、そのスイッチに対応する確認ウインドウのデータを読み出して表示するとともに、その操作内容をＤＲＡＭ２２ａなどにおける一時的な記憶領域に記憶する。 - 特許庁

When the system is turned off, the backup memory circuit is again constructed in the FPGA 3 and the data required when the system is next turned on out of the data stored in the DRAM 2 is transferred to the backup memory circuit, and then the system is turned off.例文帳に追加

システムオフ操作が行われると、再度、バックアップ用メモリ回路をＦＰＧＡ３に構築し、ＤＲＡＭ２に保存しているデータのうち、次回のシステムオン時に必要なデータをバックアップメモリ回路へ転送し、その後、システムをオフする。 - 特許庁

Then, the selective MISFET Qs of the DRAM memory cell region keep connecting holes 19 and 21, opened in the first sidewall spacers 14 in a self-aligned manner so that a junction is formed which connects a conductor 20 to a bit-line BL.例文帳に追加

次に、ＤＲＡＭのメモリセル領域の選択ＭＩＳＦＥＴＱｓにおいては接続孔１９，２１が第１サイドウォールスペーサ１４に対して自己整合で開口され、導電体２０およびビット線ＢＬの接続部が形成される。 - 特許庁

To both end parts of a primary transfer roller 5Y located at the outside of an imaging range of a photoreceptor dram 1Y, ring elastic bodies 102Y having higher frictional coefficient than the surface of the metallic roller are fixed by bonding or press fitting.例文帳に追加

感光体ドラム１Ｙの作像範囲の外側である一次転写ローラ５Ｙの両端部に、金属ローラ表面よりも摩擦係数の高い部材であるリング状の弾性体１０２Ｙが接着や圧入などにより取り付ける。 - 特許庁

To reduce power consumption at the time of standby by reducing a pattern area of a bit line pre-charge equalizing circuit of a DRAM and reducing a leak current made to flow toward a word line of a short-circuited defective part between a word line and a bit line from a pre-charge power source line.例文帳に追加

ＤＲＡＭのビット線プリチャージ・イコライズ回路のパターン面積を低減し、ワード線・ビット線間短絡不良部分のワード線方向へプリチャージ電源線から流れるリーク電流を軽減し、待機時の消費電力を軽減する。 - 特許庁

In the memory macro (DRAM, SRAM, ROM, flash memory, or the like) mixedly mounted semiconductor integrated circuit, a pad 5 dedicated to memory macro inspection is arranged on a memory macro 2 to suppress the increase in number of normal pads 4 and the increase in chip area.例文帳に追加

メモリマクロ（ＤＲＡＭ、ＳＲＡＭ、ＲＯＭ、フラッシュメモリなど）混載型半導体集積回路において、メモリマクロ２上にメモリマクロ検査専用パッド５を配置することによって、通常パッド４の増加を抑え、チップ面積の拡大を抑える。 - 特許庁

To provide a low power type RAMBUS DRAM in which power consumption is reduced by controlling so that upper and lower series/parallel shift blocks are operated independently by a received bank address.例文帳に追加

本発明は受信されたバンクアドレスにより上部及び下部直列／並列シフトブロックが各々独立的に動作するように制御することにより、電力消耗を減らした低電力型ラムバスＤＲＡＭ（ＲＡＭＢＵＳ ＤＲＡＭ）を提供する。 - 特許庁

To provide a DRAM which performs burst refresh so as to attain low current fresh not limited by a peak current by minimizing operations of a peripheral circuit of a memory array to the utmost, and also to provide its refresh method .例文帳に追加

本発明の目的は、メモリーアレーの周辺回路の動作を極力少なくして、バーストリフレッシュをおこない、ピーク電流値に制限されない低電流リフレッシュを可能とするＤＲＡＭおよびそのリフレッシュ方法を提供することにある。 - 特許庁

The DRAM cell is equipped with: a substrate 100 composed of a semiconductor material and having a main surface 102; a transistor 120 formed on the main surface 102; and a magnetic capacitor 140 formed in a metal layer provided on the upper side of the transistor 120.例文帳に追加

ＤＲＡＭセルは、半導体材料からなり、主表面１０２を有する基板１００と、主表面１０２に形成されたトランジスタ１２０と、トランジスタ１２０の上方に設けた金属層に形成した磁器コンデンサ１４０とを備える。 - 特許庁

To provide a method for manufacturing a semiconductor device, wherein a gate electrode is excellently embedded in the groove part of a semiconductor substrate, a wiring resistance is reduced, and an element characteristic is excellent, concerning the semiconductor device like a DRAM element.例文帳に追加

ＤＲＡＭ素子のような半導体装置において、半導体基板の溝部におけるゲート電極の埋設状態が良好となり、配線抵抗が低減され、素子特性に優れた半導体装置の製造方法を提供する。 - 特許庁

A plurality of DRAM 200,... are provided with one timing selection signal generating part 100 and one timing signal generating part 150, and common clock signals CLK1 to 4 for generating a word line enable signal or the like are generated.例文帳に追加

複数のＤＲＡＭ２００…に対して、１つのタイミング選択信号発生部１００とタイミング信号生成部１５０とが設けられ、ワード線イネーブル信号等を生成するための共通のクロック信号ＣＬＫ１〜４が生成される。 - 特許庁

The still picture data are compressed by an encoder/decoder 15 in compliance with the MPEG video format, the audio data are compressed by a software of a CPU 12 in compliance with the MPEG audio format, and the DRAM 9 stores multiplexed data between the compressed video and audio data.例文帳に追加

静止画データは、エンコーダ／デコーダ１５によりＭＰＥＧビデオで圧縮され、オーディオデータは、ＣＰＵ１２のソフトウェアによってＭＰＥＧオーディオで圧縮され、圧縮ビデオと圧縮オーディオとの多重化データがＤＲＡＭ９に格納される。 - 特許庁

For example, in a DRAM outputting a strobe signal synchronizing with data, or the like, a terminal can be made a high impedance state other than a time required for receiving data even in a data output period indicated by burst length.例文帳に追加

たとえば、データに同期してストローブ信号を出力するＤＲＡＭなどでは、バースト長で示されるデータ出力期間内においても、データの受信に必要な期間以外は端子を高インピーダンス状態にすることができる。 - 特許庁

To provide a semiconductor device that can properly prevent short-circuiting between pad contact holes and its manufacturing method, and also a DRAM cell array region that can properly prevent short-circuiting between pad contact holes and its manufacturing method.例文帳に追加

本発明は、パッドコンタクトホール間のショートを防止するのに適合な半導体装置及びその製造方法の提供並びに、パッドコンタクトホール間のショートを防止するのに適合なＤＲＡＭセルアレイ領域及びその製造方法を提供する。 - 特許庁

A lookahead DRAM controller 24 of the logic element 14 monitors the bus 36, predicts the contents of the next cycle, loads data for one column in a bank including a predicted address to a corresponding cache 18 and thus performs acceleration.例文帳に追加

ロジック・エレメント１４のルックアヘッドＤＲＡＭコントローラ２４は、バス３６を監視して次のサイクルの内容を予測し、予測されたアドレスを含むバンク中の１列分のデータを対応するキャッシュ１８にロードし、それにより高速化を図る。 - 特許庁

A microcomputer 70 calculates an actual value of the maximum lift quantity of an intake valve based on change history stored in DRAM 72b and an initial value, and operates a brushless motor 60 to change the maximum lift quantity.例文帳に追加

マイクロコンピュータ７０は、初期値とＤＲＡＭ７２ｂに記憶される変更履歴とに基づき吸気バルブの最大リフト量の実際値を算出するとともに、ブラシレスモータ６０を作動させることにより最大リフト量を変更する。 - 特許庁

To enable detecting existence of leak between a cell and a pass word line by electrical measurement in a DRAM having structure in which a pass word line is arranged near an accumulating electrode of a memory cell.例文帳に追加

本発明は、メモリセルの蓄積電極の近傍に通過ワード線が配設されてなる構造のＤＲＡＭにおいて、セルと通過ワード線との間のリークの有無を電気的測定により検出できるようにすることを最も主要な特徴とする。 - 特許庁

To provide a deposition method of a dielectric film which is capable of compatibly attaining a higher dielectric constant required by a dielectric film of a DRAM capacitor and a lower leakage current and contains a zirconium oxide film, and to provide a deposition device.例文帳に追加

ＤＲＡＭキャパシタの誘電体膜に求められる高誘電率化および低リーク電流化を両立させることができる、酸化ジルコニウム膜を含む誘電体膜の成膜方法および成膜装置を提供すること。 - 特許庁

The moving picture data are compressed by an encoder/decoder 15 in compliance with the MPEG video format, the audio data are compressed by a software of a CPU 12 in compliance with the MPEG audio format, and the DRAM 9 stores multiplexed data between the compressed video and audio data.例文帳に追加

動画データは、エンコーダ／デコーダ１５によりＭＰＥＧビデオで圧縮され、オーディオデータは、ＣＰＵ１２のソフトウェアによってＭＰＥＧオーディオで圧縮され、圧縮ビデオと圧縮オーディオとの多重化データがＤＲＡＭ９に格納される。 - 特許庁

To provide a semiconductor device having the constitution of high insulating withstand pressure for preventing a gate insulating film from being made into silicide when a gate electrode is made into silicide in terms of self-matching and having a TAT DRAM cell, and to provide the manufacturing method.例文帳に追加

ゲート電極を自己整合的にシリサイド化する際、ゲート絶縁膜のシリサイド化を防止し、絶縁耐圧の高い構成を備えた、ＴＡＴ・ＤＲＡＭセルを有する半導体装置、及びその作製方法を提供する。 - 特許庁

To simplify a process of a semiconductor device packaging a DRAM and a logic part on the same semiconductor substrate, to secure the degree of freedom in design, and to reduce the layout area of a circuit.例文帳に追加

同一の半導体基板上にＤＲＡＭ部とロジック部とが混載されている半導体装置において、工程の簡略化や設計の自由度を確保することができるとともに、回路のレイアウト面積の縮小化を図ることができるようにする。 - 特許庁

A program process of the relief determination circuit 15 for the DRAM and a program process of a relief determination circuit owned by the memory control circuit 13 for the SRAM are executed consecutively by using the same laser repair device.例文帳に追加

ＤＲＡＭ用の救済判定回路１５のプログラム工程と、ＳＲＡＭ用のメモリ制御回路１３が有する救済判定回路（ヒューズ回路を含む）のプログラム工程とを、同一のレーザリペア装置を用いて連続して実行する。 - 特許庁

To especially ensure capacitance of a capacitor and easily form a contact which is formed on a portion except a capacitor forming part, concerning a semiconductor device having the capacitor of concave structure in a DRAM (dynamic random access memory) mixed loading device etc.例文帳に追加

ＤＲＡＭ部混載デバイスなどにおけるコンケーブ構造のキャパシタを有する半導体装置に関し、特にキャパシタの容量を確保するとともに、キャパシタ形成部以外の箇所に形成されるコンタクト部の形成を容易行うものである。 - 特許庁

That is, optimal exposures for a logic pattern and a DRAM pattern are averaged for target dimensions, or an optimal exposure amount E of small exposure latitude in a shot is determined through weighting the logic pattern.例文帳に追加

すなわち、ターゲット寸法に対するＬｏｇｉｃパターン、ＤＲＡＭパターンのそれぞれの最適露光量Ｅ_1 、Ｅ_2 の平均をとったり、露光裕度の小さいＬｏｇｉｃパターンに重みを付けてショット内の最適露光量Ｅを決定する。 - 特許庁

An A/D converter 12 and a photographing signal processing circuit 14 convert a picture photographed by an image pickup device 10 of this image processor into a signal with a YUV form and gives the converted signal to a memory interface 18, and the signal is written in a VRAM area of a DRAM 16.例文帳に追加

撮像素子１０による撮影画像は、Ａ／Ｄ変換器１２及び撮影信号処理回路１４によりＹＵＶ形式でメモリインターフェース１８に印加され、ＤＲＡＭ１６のＶＲＡＭ領域に書き込まれる。 - 特許庁

To improve the pattern accuracy of a bit line and wiring having different film thickness, to make shallow a through-hole which is to be formed between bit lines through self-alignment, and to reduce the resistance of the bit line and wiring, concerning a semiconductor device provided with a COB type DRAM.例文帳に追加

ＣＯＢ型ＤＲＡＭを備えた半導体装置に関し、膜厚の異なるビット線と配線のパターン精度を高くし、セルフアラインでビット線間に形成されるスルーホールを浅くし、ビット線と配線を低抵抗化すること。 - 特許庁

To provide a method by which a write-in time for a cell array of a DRAM which comprises a semiconductor memory, especially, word lines and bit lines and in which a cell of a cell array is decided at an intersection point of these lines can be largely and surely shortened more than conventional one.例文帳に追加

半導体メモリー、特に、ワード線およびビット線を含み、これらの線の交差点でセルアレイのセルが確定されるＤＲＡＭのセルアレイへの書き込み時間が、確実に、従来よりも大幅に節約される方法を提供する。 - 特許庁

To provide a material for a semiconductor device, which serves as a high dielectric material used for forming a gate insulation film of MOSFET and a high dielectric constant film for a capacitive element or the like of a memory cell (DRAM or the like), and the semiconductor device using the same.例文帳に追加

ＭＯＳＦＥＴのゲート絶縁膜やメモリセル（ＤＲＡＭなど）の容量素子などの高誘電率膜を形成するための高誘電率材料となる半導体デバイス用材料及びこれを用いた半導体デバイスを提供する。 - 特許庁

Then, a CPU 1 transmits the image data stored in DRAM 3 to a flash memory 2 in order to save it, when the power supply from a main power supply 10 is stopped and the battery 12 becomes ready to supply power.例文帳に追加

そしてＣＰＵ１は、主電源回路１０からの電力供給が停止されてバッテリ１２からの電力供給が行われる状態になったならば、ＤＲＡＭ３に格納されている画像データをフラッシュメモリ２に転送して待避させる。 - 特許庁

This DRAM is provided with a driver circuit 22 provided commonly to a plurality of columns and reducing a level of either bit line of bit lines BL, /BL selected conforming to a potential of write-data lines WDL, /WDL to a 'L' level.例文帳に追加

このＤＲＡＭは、複数列に共通に設けられ、ライトデータ線ＷＤＬ，／ＷＤＬの電位に従って、選択されたビット線ＢＬ，／ＢＬのうちのいずれか一方のビット線を「Ｌ」レベルに引き下げるドライバ回路２２を備える。 - 特許庁

To attain the high speed of a synchronous DRAM(dynamic type random access memory) or the like by suppressing the generation of hot carriers in a data input buffer and a data output buffer or the like without incurring an access delay especially at the munimum side of an external power source voltage VDD.例文帳に追加

特に外部電源電圧ＶＤＤのミニマム側でのアクセス遅延を招くことなく、データ入力バッファ及びデータ出力バッファ等におけるホットキャリアの発生を抑制し、シンクロナスＤＲＡＭ等の高速化を図る。 - 特許庁

An extra bus control apparatus 2 comprises a first and a second extra bus controllers 15 and 16 corresponded respectively to a plurality of devices, such as a SRAM (Static Random Access Memory) and a DRAM (Dynamic Random Access Memory) connected to an extra bus EXBUS, and an extra bus arbiter 17.例文帳に追加

外部バス制御装置２は、外部バスＥＸＢＵＳに接続された複数の装置（例えば、ＳＲＡＭ、ＤＲＡＭ）に各々対応した第１及び第２バスコントローラ１５、１６と、外部バスアービタ１７とを有している。 - 特許庁

When there is a job queue waiting for execution, a job queue check table 1200 is prepared from the job queue 500, and the process of swap out/in candidate is determined on the basis of it and the kind of the process stored in the real memory of a DRAM 38.例文帳に追加

実行待ちのジョブキューがある場合は、ジョブキュー５００からジョブキューチェックテーブル１２００を作成し、これと、ＤＲＡＭ３８の実メモリに記憶されているプロセスの種類とに基づいてスワップアウト／イン候補のプロセスを決定する。 - 特許庁

To provide a clock control circuit of low consumption power by judging previously whether an applied instruction for a RAM bus DRAM is READ or current control or not and enabling a clock signal outputting internal data to the outside by only the instruction.例文帳に追加

ラムバスＤＲＡＭへの印加命令がリードやカレントコントロールであるか否かを予め判断し、前記命令でのみ内部データを外部に出力させるクロック信号をイネーブルさせることにより、低消耗パワーのクロック制御回路を提供。 - 特許庁

A PI correction processing circuit 20 and a PO correction processing circuit 25 repeat an error correction processing for certain times on an inner parity PI and an outer parity PO of data for one block, which is read from DRAM 18.例文帳に追加

ＰＩ訂正処理回路２０及びＰＯ訂正処理回路２５は、ＤＲＡＭ１８から読み出した１ブロック分のデータに対して内パリティＰＩ及び外パリティＰＯについての誤り訂正処理を複数回に亘って繰り返し行う。 - 特許庁