「dRAM」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

Consequently, the influence of an proximity effect is absorbed in this portion, and the influence of the proximity effect does not attain to a memory element in a memory cell array area B as is the case with a DRAM adopting a conventional half cell.例文帳に追加

従って、この部分で近接効果の影響が吸収され、従来のハーフセルを採用したＤＲＡＭと同様に、メモリセルアレイ領域Ａ内の記憶素子には近接効果の影響は及ばない。 - 特許庁

To obtain a polymer for preventing irregular reflection, usable when forming superfine pattern of 64M, 356M, 1G, 4G, 16G DRAM, and capable of increasing the yield of the product, and further to provide a method for producing the polymer.例文帳に追加

６４Ｍ、２５６Ｍ、１Ｇ、４Ｇ １６Ｇ ＤＲＡＭの超微細バターンの形成時に使用でき、製品の収率を増大させることができる乱反射防止膜用重合体とその製造方法を提供する。 - 特許庁

A flash memory 51 stores a unique secretion key and a prescribed address message to be generated from a system after setting the secretion/normalization areas and the DRAM 50 is started by a secretion/normalization startup program.例文帳に追加

フラッシュメモリ５１はユニックな秘密化キーと、秘密化／ノーマル化エリアを設定後にシステムより生じる所定のアドレスメッセージとを記憶し、ＤＲＡＭ５０は秘密化／ノーマル化起動プログラムによって起動される。 - 特許庁

To provide a manufacturing method for a semiconductor device including a MOS transistor having desired characteristics in performance after a heat treatment process related to a manufacturing process of DRAM and the like.例文帳に追加

ＭＯＳトランジスタを含む半導体装置の製造方法に関し、ＤＲＡＭの製造プロセスなどに伴う熱処理を経た後に、所望の特性を発揮するＭＯＳトランジスタを製造することを目的とする。 - 特許庁

To provide a semiconductor memory in which a bit line contact of a high aspect ratio is attained controlling an increase of the number of manufacturing processes in a DRAM having a CUB structure, and to provide its manufacturing method.例文帳に追加

ＣＵＢ構造を有するＤＲＡＭにおいて、製造工程数の増加を抑えつつ、高アスペクト比のビット線コンタクトを実現した半導体記憶装置およびその製造方法を提供する。 - 特許庁

When one of the sub processing units 208 requires writing/reading for the DRAM 214, reference to a shared parameter data managed by the buffer synchronization controller 800 is carried out.例文帳に追加

そしてあるサブ処理ユニット２０８がＤＲＡＭ２１４に対して書き込みまたは読み出しを要求する場合は、バッファ同期化コントローラ８００が管理する共有パラメータデータを参照するようにする。 - 特許庁

To reduce the cost of a printing controller by effectively utilizing a flash memory after loading a program on the flash memory to a DRAM or to improve the performance of the printing controller.例文帳に追加

フラッシュメモリ上のプログラムをＤＲＡＭへのロード後にフラッシュメモリを有効に活用し印刷制御装置のコストを下げること、あるいは、印刷制御装置の性能を向上させることを目的とする。 - 特許庁

To provide a semiconductor memory equipped with a test circuit whose I/O constitution is small and which is useful for shorting the test time of a DRAM and simplifying the test process, and to suppress the variation and dispersion of input capacity.例文帳に追加

Ｉ／Ｏ構成の小さいＤＲＡＭのテスト時間の短縮とテスト工程の簡略化に役立つテスト回路を備えた半導体記憶装置を提供し、入力容量の変化やばらつきを抑制する。 - 特許庁

A DRAM cell is formed in an active region 7 specified by a separation trench 40 formed at an upper part of a silicon substrate 1 and capacitors C1, C2 are formed at an end part of the relevant active region 7.例文帳に追加

ＤＲＡＭセルは、シリコン基板１の上部に形成された分離トレンチ４０により規定される活性領域７に形成され、当該活性領域７の端部にキャパシタＣ１，Ｃ２が形成される。 - 特許庁

Since image data are exchanged between image input/output parts 12 and 18 and the system memory 20 on the PCI bus 78, it is not necessary to intermediately spool the image data wile using a DRAM buffer.例文帳に追加

画像データはＰＣＩバス７８上で画像入出力部１２、１８とシステムメモリ２０間でやり取りされるので、ＤＲＡＭページバッファを用いて画像データを中間的にスプールする必要が無い。 - 特許庁

Even when the operations of all the systems are stopped, a clock DRAMCLK is supplied at the time of performing refresh so that the refresh of the DRAM 4 can be performed in a prescribed timing in each cycle of a control sequence.例文帳に追加

すべての系統の動作が停止していても、リフレッシュを行う時にはクロックＤＲＡＭＣＬＫを供給し、制御シーケンスの各周期毎の所定のタイミングでＤＲＡＭ４のリフレッシュを行う。 - 特許庁

To enhance the heat resistance at the connection part with a polycrystalline silicon plug or a silicon substrate, and suppress the increase of connection resistance at the connection part in the subsequent heat process, in the partial wiring of a DRAM.例文帳に追加

ＤＲＡＭの局所配線において、多結晶シリコンプラグまたはシリコン基板との接続部分の耐熱性を向上し、その後の熱工程における接続部分の接続抵抗の増加を抑制する。 - 特許庁

To provide a synchronous information storage device which controls its operation timing by using a synchronizing clock, exhibits improved performance by realizing high efficiency processing and realizes small power consumption characterizing the DRAM.例文帳に追加

同期クロックを用いて動作のタイミングを制御する同期型情報記憶装置において、高効率な動作処理から性能の向上を図ると共に、ＤＲＡＭの特徴である低消費電力も実現させる。 - 特許庁

A voltage level, including band gap reference voltage of a DRAM, line voltage for boosted word lines, LOW voltage for word lines, HIGH voltage for bit lines, and bit line equalizing voltage is suitable for sampling.例文帳に追加

ＤＲＡＭのバンドギャップ基準電圧、昇圧語線用線路電圧、語線用ＬＯＷ電圧、ビット線用ＨＩＧＨ電圧およびビット線等化電圧を含んだ電圧レベルは、サンプリングに適している。 - 特許庁

Synchronously with the transfer of data to and from the DRAM 10, the boundary of sector data is detected by a sector byte counter 130, and the boundary between the sector data and parity is detected by a sector counter 135.例文帳に追加

一方、ＤＲＡＭ１０との間でのデータの授受に同期して、セクタバイトカウンタ１３０ではセクタデータの境界が、また、セクタカウンタ１３５ではセクタデータとパリティとの境界がそれぞれ検出される。 - 特許庁

A CAS generating circuit 106 generates a/CAS(column address select) signal and an ADD-SEL signal based on a/RAS2 signal, a/CS-DRAM signal, and a CPU-ASTB signal.例文帳に追加

ＣＡＳ生成回路１０６は、／ＲＡＳ２信号と／ＣＳ−ＤＲＡＭ信号とＣＰＵ−ＡＳＴＢ信号とＣＬＫＯＵＴ信号をもとに／ＣＡＳ信号とＡＤＤ−ＳＥＬ信号を生成する。 - 特許庁

A semiconductor integrated circuit 11 is equipped with a cache memory 15 and an micro processor 13, where the cache memory 15 is formed of a DRAM that is possessed of a redundant function where a defective memory cell is replaced with a redundant memory cell.例文帳に追加

半導体集積回路１１は、キャッシュメモリ１５とマイクロプロセッサ１３とを備え、キャッシュメモリ１５が、不良メモリセルを冗長メモリセルに置き換えるリダンダンシ機能を有するＤＲＡＭから構成されている。 - 特許庁

A control unit 20 instructs the encoder 100 as to whether or not the encoder 100 writes data such as ID (identification code) data, IED (ID error detection code) data, CPM (copyright management code) data, zero padding data for each sector to a DRAM 16.例文帳に追加

制御ユニット２０は、符号化装置１００に対し、１セクタ毎に、ＩＤデータ、ＩＥＤデータ、ＣＰＭデータ、ゼロパディングデータの各データをＤＲＡＭ１０へ書き込むか否かについての指示を出す。 - 特許庁

The DRAM circuit has a plurality of memory cells that do not require sequential access, and at least a part of a plurality of the memory cells has more than two memory cells with respect to a single bit-line contact.例文帳に追加

ＤＲＡＭ回路はシーケンシャルアクセスを必要としない複数個のメモリセルを有し、該複数個のメモリセルの少なくとも一部は、単一のビット線コンタクトに対して二つを越えるメモリセルを有している。 - 特許庁

To provide a temperature information output device (On Die Thermal Sensor: ODTS) for updating accurate temperature information, regardless of the operating mode of a DRAM in a semiconductor element.例文帳に追加

半導体素子において、ＤＲＡＭの動作モードに関係なく、正確な温度情報を更新する温度情報出力装置（Ｏｎ Ｄｉｅ Ｔｈｅｒｍａｌ Ｓｅｎｓｏｒ；ＯＤＴＳ）を提供する。 - 特許庁

To attain a control for efficient data transfer by a simple circuit in switching transfer of data with transfer wordage of two or more and data with transfer wordage of 1 to a synchronous DRAM.例文帳に追加

シンクロナスＤＲＡＭに対して、転送語数が複数であるデータや転送語数が１であるデータを切り替えて転送する場合に、効率的にデータ転送を行うための制御を簡単な回路で実現する。 - 特許庁

To provide a bank controller capable of executing excellent data communication processing between a FIFO memory of each processing part and a synchronous DRAM, an information processing device, an imaging device and a control method.例文帳に追加

各処理部のＦＩＦＯメモリと同期型ＤＲＡＭとの間で良好なデータ通信処理の実行を可能とするバンクコントローラ、情報処理装置、撮像装置、および制御方法を提供する。 - 特許庁

To correctly read out data stored in a storage node while rewriting the data in the storage node without reversing the read-out data even if a DRAM is composed of gain cells including three transistors.例文帳に追加

３個のトランジスタを含むゲインセルからＤＲＡＭが構成されている場合においても、読み出しデータを反転せずに記憶ノードに書き戻すことを可能としつつ、記憶ノードに記憶されたデータを正しく読み出す。 - 特許庁

At this time, regarding error data to be diffused in a start raster and error data to be diffused from an end raster, a RAM 116 including a DRAM having a relatively low operating speed is accessed.例文帳に追加

この際、先頭ラスターに拡散する誤差データおよび最終ラスターから拡散される誤差データについては、動作速度が比較的遅いＤＲＡＭ等で構成されるＲＡＭ部１１６にアクセスする。 - 特許庁

To provide a semiconductor device reduced in an occupied area of a circuit disposed in a peripheral circuit region and reduced in a chip size of the semiconductor device such as a DRAM, and a method of manufacturing the same.例文帳に追加

ＤＲＡＭ素子のような半導体装置において、周辺回路領域に配置する回路の占有面積が削減でき、チップサイズの小さな半導体装置及びその製造方法を提供する。 - 特許庁

A DRAM 1, which is the semiconductor storage device where data is read by comparing the potential of a memory cell with the reference potential of a reference cell, is provided with capacitors 22 and 32 and capacitors 82 and 92.例文帳に追加

ＤＲＡＭ１は、メモリセルの電位とリファレンスセルの参照電位との比較によりデータの読出しが行われる半導体記憶装置であって、キャパシタ２２，３２、およびキャパシタ８２，９２を備えている。 - 特許庁

To provide a semiconductor integrated circuit which can reduce the power consumption of an LSI in which a CPU and DRAM is incorporated in a mixed state when the LSI performs refreshing operation in a standby mode with the purpose of reducing the power consumption.例文帳に追加

ＣＰＵとＤＲＡＭを混載するＬＳＩにおいて低消費電力化を目的とするスタンバイモード時のリフレッシュ動作の消費電力を低減することができる半導体集積回路を提供する。 - 特許庁

The refresh counter RC changes a refreshment interval according to the temperature by an output signal of the temperature measurement module TMP, and generates an address to perform refreshment in accordance with the refreshment interval of the DRAM.例文帳に追加

リフレッシュカウンタＲＣは、温度計測モジュールＴＭＰの出力信号によって温度に応じたリフレッシュ間隔の変更を行い、ＤＲＡＭのリフレッシュ間隔にあわせてリフレッシュを行うアドレスを生成する。 - 特許庁

To provide a memory control apparatus and a memory control method in which the reduction of a memory band width can be effectively avoided even if the refresh processing of a DRAM and normal memory access processing are executed simultaneously.例文帳に追加

ＤＲＡＭのリフレッシュ処理と通常のメモリアクセス処理とが重なったときにもメモリバンド幅の低下を有効に回避させることが可能なメモリ制御装置およびメモリ制御方法を提供する。 - 特許庁

To provide a laser aligner for lithography that makes possible a lithography exposure of sub-micron units such as a pattern line width of 0.3 μm corresponding to a 64-bit DRAM having high integration density.例文帳に追加

高集積密度の高い６４ビットＤＲＡＭに対応するパターン線巾０．３μｍというサブミクロン単位の描画露光が可能となるリソグラフィ用レーザ露光装置を提供する事を目的とする。 - 特許庁

In a DRAM memory cell being a semiconductor memory, a bit line 21a connected to a bit line plug 20b and a local wire 21b are arranged on a first inter-layer insulation film 18.例文帳に追加

半導体記憶装置であるＤＲＡＭのメモリセルにおいて、第１層間絶縁膜１８の上には、ビット線プラグ２０ｂに接続されるビット線２１ａと、局所配線２１ｂとが設けられている。 - 特許庁

The logic circuit 8 switches data being an object of data processing to either of stored data stored in the DRAM 4 or data given from a terminal 14 in accordance with a control signal.例文帳に追加

ロジック回路８は、制御信号に応じて、データ処理を行う対象となるデータを、ＤＲＡＭ４に格納されている記憶データあるいは端子１４から与えられるデータのいずれか一方に切りかえる - 特許庁

The EDRAM 12 includes plural pairs of DRAM banks 16 and SRAM caches 18, each bank includes a matrix-shaped storage position and storage data for its one column can be loaded to a corresponding cache.例文帳に追加

ＥＤＲＡＭ１２は、複数対のＤＲＡＭバンク１６及びＳＲＡＭキャッシュ１８を含み、各バンクは行列状の記憶位置を含み、その１列分の記憶データが対応するキャッシュにロード可能である。 - 特許庁

The DRAM core 104 is provided with decoding circuits 125, 126 which are provided corresponding respectively to the operation modes, decode corresponding control signals, and generate an internal control signal for a memory cell array 121.例文帳に追加

ＤＲＡＭコア１０４は、動作モードにそれぞれ対応して設けられ、対応する制御信号をデコードして、メモリセルアレイ１２１に対する内部制御信号を生成するためのデコーダ回路１２５、１２６を備える。 - 特許庁

When data are reproduced, a reproduction signal from an optical disk 1 is demodulated in a demodulation circuit 3 and the data of the demodulated data and parity is stored in a DRAM 4 and the parity is stored in an SRAM 6 for parity.例文帳に追加

データ再生時、光ディスク１からの再生信号は復調回路３で復調され、復調されたデータとパリティのうちデータはＤＲＡＭ４にパリティはパリティ用のＳＲＡＭ６に格納される。 - 特許庁

A DRAM cell is made to operate with a capacity smaller than a capacity required by a conventional buried strap trench (BEST) while all the negative influences upon the performance of a device are practically not caused.例文帳に追加

ＤＲＡＭセルは、実質的に、デバイスの性能に全てのマイナス影響を引き起こすことなく、従来の埋め込みストラップトレンチ（ＢＥＳＴ）セルに必要な容量よりも少ない容量で動作する。 - 特許庁

A switch 24 first selects the output of the signal processing circuit 20 to be given to a compression circuit 26 and then selects the thumbnail pictures from the DRAM 16 to be given to the compression circuit 26.例文帳に追加

はスイッチ２４は、当初、信号処理回路２０の出力を選択して圧縮回路２６に供給し、その後ＤＲＡＭ１６からのサムネイル画像データを選択して圧縮回路２６に供給する。 - 特許庁

A control circuit 31 stores data which is read from DVD in DRAM 18 based on a synchronizing signal and performs the PI and PO error correction processing in asynchronizing with a buffering processing.例文帳に追加

制御回路３１は、ＤＶＤから読み出されたデータを同期信号に基づいてＤＲＡＭ１８に格納すると共に、このバッファリング処理と非同期でＰＩ及びＰＯの誤り訂正処理を行わせる。 - 特許庁

This image processor has a DRAM 147 by which display data containing plural 1st image data showing respective colors of plural pixels arranged in a matrix state are stored and the plural 1st pixel data can be written simultaneously.例文帳に追加

マトリクス状に配置された複数の画素の色をそれぞれ示す複数の第１の画素データを含む表示データを記憶し、複数の第１の画素データを同時に書き込み可能なＤＲＡＭ１４７を有する。 - 特許庁

A semiconductor integrated circuit is provided with a cache memory comprising a DRAM, in which plural memory cells are placed in rows at the intersections of plural word lines and plural bit lines and microprocessors.例文帳に追加

半導体集積回路１１は、複数のワード線と複数のビット線との各交差部分に複数のメモリセルが行列状に配設されたＤＲＡＭから成るキャッシュメモリ１５と、マイクロプロセッサ１３とを備えている。 - 特許庁

To provide a memory cell, the manufacturing method of the memory cell, and a semiconductor storage device and electronic equipment including the memory cell contriving low consumption power in the simple configuration of a conventional DRAM average quality.例文帳に追加

従来のＤＲＡＭ並みの簡素な構成であってさらに低消費電力化を図るメモリセル、メモリセルの製造方法、そのメモリセルを含む半導体記憶装置及び電子機器を提供する。 - 特許庁

General contents can be recognized from thinned data even though service interruption occurs before the data transfer is finished by storing received image data in a DRAM and writing the thinned data in a flash memory.例文帳に追加

受信した画像データをＤＲＡＭに格納し、間引きしたデータをフラッシュメモリに書き込むことで、データ転送終了前に停電が発生しても間引きデータから大体の内容を知ることができる。 - 特許庁

When a power saving mode shift command is inputted, a stack saving processing portion 105 saving data stored in the DRAM 103 in a stack area 102b of the SRAM 102.例文帳に追加

省電力モード移行命令が入力されるとき、スタック退避処理部１０５は、ＤＲＡＭ１０３に格納されているデータをＳＲＡＭ１０２のスタック領域１０２ｂに退避させる制御を行なう。 - 特許庁

Thus, the used master after printing is once stripped from the printing dram and can be rewound, to suppress occurrence of residual image development causing image abnormality or leakage of document secrecy.例文帳に追加

これにより、印刷後の使用済みマスタを一旦、印刷ドラムから剥離した後、再巻装することができるので、画像異常や文書機密漏洩の元となる、残像現像の発生を抑制することができる。 - 特許庁

To provide a synchronizing type semiconductor memory which improves efficiency of using a bus between a synchronizing type DRAM and an external controller, and which satisfies requirement for a posted CAS function of JEDEC.例文帳に追加

同期式ＤＲＡＭと外部コントローラとの間のバス使用の効率を高めると共に、ＪＥＤＥＣのポステッドＣＡＳ機能に対する要求事項を満足する同期式半導体メモリ装置を提供すること。 - 特許庁