「dRAM」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The insulation film 43 and metal films (source electrodes 67 and 87 and drain electrodes 68 and 88 included) are stacked in sequence in the DRAM area B on the semiconductor substrate 20 from the side of the semiconductor substrate 20.例文帳に追加

また、ＤＲＡＭ領域Ｂにおいて、半導体基板２０上に半導体基板２０の側から絶縁膜４３と金属膜（ソース電極６７、８７とドレイン電極６８、８８を含む）がこの順に積層されて構成されている。 - 特許庁

There was only one case that was investigated in Japan before the inauguration of the WTO. Japan initiated an investigation of DRAMs manufactured by Hynix of Korea in 2004 and issued a final determination on January 27, 2006, imposing countervailing duties.例文帳に追加

補助金・相殺関税の賦課について、我が国ではWTO発足以前において調査を行った事例が１件（注）あるのみであったが、韓国ハイニックス社製DRAMに対して2004年に調査を開始し、2006年１月より相殺関税を賦課している。 - 経済産業省

On this DRAM (dynamic random access memory) chip, a polysilicon wiring layer (p-Si) is used to form a line 3 of an external ground voltage ext.VSS, and first and second aluminum wiring layers (Al1, Al2) are used to form lines 4 and 5 of an external power voltage ext.VCC.例文帳に追加

このＤＲＡＭチップでは、ポリシリコン配線層（ｐ−Ｓｉ）で外部接地電位ｅｘｔ．ＶＳＳのライン３を形成し、第１および第２のアルミ配線層（Ａｌ１，Ａｌ２）で外部電源電位ｅｘｔ．ＶＣＣのライン４，５を形成する。 - 特許庁

The image data inputted/outputted from the image processing parts 15a, 15b, 15c, the image input part 13 and the image output part 14 are read/written by the DRAM 11 through a read cache 21 or a write cache 22 by DMA.例文帳に追加

画像処理部１５ａ、１５ｂ、１５ｃと、画像入力部１３と、画像出力部１４とから入出力される画像データは、ＤＭＡによりリードキャッシュ２１あるいはライトキャッシュ２２を介してＤＲＡＭ１１にリードライトされる。 - 特許庁

When an operator inputs a numeric value in a state where a numeric conversion screen is displayed on a display 24, a write/read control part 21c stores this numeric value (input value) once in a temporary storage area TEMP of a DRAM 22a.例文帳に追加

数値換算画面がディスプレイ２４に表示されている状態で、オペレータが数値を入力すると、書込／読出制御部２１ｃによって、この数値（入力値）を一旦、ＤＲＡＭ２２ａの一時格納領域ＴＥＭＰに格納する。 - 特許庁

To realize a DRAM which is provided with a plurality of discrete operation circuits performing an access operation to a memory cell array in accordance with the detected transition of an input signal and which prevents a critical malfunction from occurring even though a glitch takes place in the input signal.例文帳に追加

入力信号の遷移の検出に応じてメモリセルアレイへのアクセス動作を行う複数の個別動作回路とを備え、入力信号にグリッチが発生しても致命的な誤動作が発生しないＤＲＡＭの実現。 - 特許庁

To prevent increase in test time accompanying scale enlargement of a circuit due to realizing individual test designs in a plurality of function circuit blocks (DRAM, logic, or the like) mounted on an LSI formed into one chip and sequentially testing them by using a plurality of testers.例文帳に追加

１チップ化されたＬＳＩに搭載された複数の機能回路ブロック（ＤＲＡＭ，ロジック等）には個別のテスト設計が実現され、テスタを使い分けて順次テストしていたため、回路の規模化に伴ってテスト時間が増大する。 - 特許庁

The CPU 12 performs the initialization/setting of the system by referring to a parameter on the SRAM 16, and reads the main program from the NAND flash memory 30 after the initialization of the system, and stores it in a DRAM 20, and starts the main program.例文帳に追加

ＣＰＵ１２は、ＳＲＡＭ１６上のパラメータを参照し、システムの初期化・設定を行い、システムの初期化後にＮＡＮＤフラッシュメモリ３０からメインプログラムを読み出し、ＤＲＡＭ２０に格納し、ここでメインプログラムを起動させる。 - 特許庁

Multiple pages are specified in the DRAM, and the data transfer control device transfers the plurality of types of data to one of the pages by each unit, making a prescribed data amount as a unit for the plurality of types of data.例文帳に追加

ＤＲＡＭには複数のページが規定されており、データ転送制御装置は複数種類のデータについて所定のデータ量を１つの単位として、当該１つの単位毎に前記複数種類のデータをページの１つに転送する。 - 特許庁

The memory chip of a semiconductor device, especially a DRAM, etc., has a region 15 where a protection film 8 (a first insulation layer) is removed for tests (electrical characteristics test such as a function test), the fine control of characteristics (such as salvation of a fuse), and corrections, etc.例文帳に追加

メモリチップ、特にＤＲＡＭなどの半導体装置であって、検査（機能テスト等の電気的特性検査）や特性微調整（ヒューズ救済等）・修正等の目的のために保護膜８（第１の絶縁層）を除去した領域１５を有する。 - 特許庁

Until data in a DRAM cell 101 is outputted to a bit line BLT and a sense amplifier circuit 104 is activated, a pre-charge circuit 105 is activated and a bit line BLN and referring potential line 10 of referring potential Vref are made into a conducting state.例文帳に追加

ＤＲＡＭセル１０１内のデータがビット線ＢＬＴに出力されてからセンスアンプ回路１０４が活性化されるまでの間、プリチャージ回路１０５を活性化してビット線ＢＬＮと参照電位Ｖref の参照電位線１０とを導通する。 - 特許庁

Then, if there is a request from the user for checking the image using the image display section 13, it is checked whether the data recorded in the dedicated area of the DRAM 14 is effective or not.例文帳に追加

次に、ユーザから画像表示部１３を用いての画像確認要求があれば、ＤＲＡＭ１４の専用領域に記憶されたデータの有効性が確認され、有効であると判断すれば、ＤＲＡＭ１４上のデータを画像表示部１３に表示する。 - 特許庁

The substrate potential generating circuit 13 is composed of an input capacitor 20, a cell 22 for generating a high potential V1, a cell 22 for generating a low potential V2, and selecting switches 23, 24 in which opening and closing are controlled in accordance with DRAM access.例文帳に追加

基板電位発生回路１３は、入力コンデンサ２０と、高い電位Ｖ１を発生するためのセル２１と、低い電位Ｖ２を発生するためのセル２２と、ＤＲＡＭアクセスの有無に応じて開閉が制御される選択スイッチ２３，２４とで構成される。 - 特許庁

The printer comprises a video output means of odd line, a video output means of even line, and a means for altering the priority of accessing the DRAM between these two video output means such that a preference is given, at all times, to the side accessed immediately before.例文帳に追加

奇数ラインのビデオ出力手段と、偶数ラインのビデオ出力手段と、これら２つのビデオ出力手段がＤＲＡＭにアクセスする際の優先順位を、直前にアクセスした側が常に優先されるように変更する手段等から構成される。 - 特許庁

To increase a manufacturing yield of a Ti-Al alloy target for forming a film such as a Ti-Al-N film used for FeRAM (Ferroelectrics Random Access Memory) or DRAM, besides reducing an amount of the impurities, and to enhance the film quality.例文帳に追加

ＦｅＲＡＭやＤＲＡＭなどに使用されるＴｉ−Ａｌ−Ｎ膜などの成膜用のＴｉ−Ａｌ合金ターゲットにおいて、不純物量の低減を図った上で、ターゲットの製造歩留りを高めると共に、膜品質の向上などを図る。 - 特許庁

A DRAM 100 has a source/drain region 3; interlayer insulation films 20, 30 having a contact hole 30h reaching the surface of the source/drain region 3; and a bit line 110 covered with the insulation films 20, 30.例文帳に追加

ＤＲＡＭ１００は、ソースおよびドレイン領域３と、ソースおよびドレイン領域３の表面に達するコンタクトホール３０ｈを有する層間絶縁膜２０および３０と、層間絶縁膜２０および３０によって被覆されたビット線１１０とを備える。 - 特許庁

A refresh control section 63 transmits two refresh request signals, i.e., a first request signal indicating the timing of permitting execution of refreshing of a DRAM 4, and a second request signal indicating the timing of required execution of refreshing to an arbitrator 41.例文帳に追加

リフレッシュ制御部６３は、ＤＲＡＭ４のリフレッシュを実行してもよいタイミングを示す第１要求信号と、リフレッシュを必ず実行しなくてはならないタイミングを示す第２要求信号との２つのリフレッシュ要求信号をアービトレータ４１に発信する。 - 特許庁

A DMA timing control circuit 108 outputs an address issue enable signal AVARID in response to requests REQ1 to 3 from respective channels 121 to 123 and allows a memory controller 130 to issue addresses to a DRAM 131 and an SRAM 132.例文帳に追加

ＤＭＡタイミング制御回路１０８は、各チャンネル１２１〜１２３からのリクエストＲＥＱ１〜３に応じてアドレス発行許可信号ＡＶＡＲＩＤを出力してメモリ・コントローラ１３０にＤＲＡＭ１３１およびＳＲＡＭ１３２へのアドレス発行を許可する。 - 特許庁

To provide a method of manufacturing a semiconductor device such as DRAM for suppressing a phenomenon (bowing) where a side of a cylinder hole swells outside, forming a deep hole of a high aspect ratio and preventing an electrode from collapsing in an external extraction process of the deep hole.例文帳に追加

シリンダ孔の側面が外側に膨らむ現象（ボーイング）をより抑制して、高アスペクト比の深孔を形成できると共に、深孔の外抜き工程で電極が倒壊しないＤＲＡＭ等の半導体装置の製造方法を提供する。 - 特許庁

In a first recording mode, an imaging signal processed in a circuit 104 is written into a DRAM 141 via an output point (a) and an input point (c) of a switcher 130 and a data bus 140, and any image is not indicated on a liquid crystal display 135.例文帳に追加

第１の記録モードでは、回路１０４で処理された撮像信号がスイッチャ１３０の出力点ａおよび入力点ｃ、ならびに、データバス１４０を通じてＤＲＡＭ１４１に書き込まれ、液晶ディスプレイ１３５に画像を表示しない。 - 特許庁

The semiconductor integrated circuit comprises a function macro circuit 11, performing the operation of function macro, and other circuits 12 and 13 where the functional macro circuit comprises function circuits (DRAM 111, I/F 112) performing function operation, and a test circuit 113, having a power supply separated from the function circuits and evaluating the function of the function circuits.例文帳に追加

機能マクロの動作をする機能マクロ回路11と、他の回路12,13 とを備え、機能マクロ回路は、機能動作をする機能回路（DRAM111,I/F112）と、機能回路とは電源が分離され、機能回路の機能を評価するためのテスト回路113 を含む。 - 特許庁

When a host CPU 3 gives information relating to a transmission rate of data and a channel frequency obtained by a DRAM 4 to a sub CPU 6 in a tuner 2 via a bus line 13, the sub CPU 6 gives channel frequency information to a channel selection circuit 7.例文帳に追加

ホストＣＰＵ３が、ＤＲＡＭ４より得たチャンネル周波数及びデータの伝送レートに関する情報を、バス回線１３を介して、チューナ２内のサブＣＰＵ６に送出すると、サブＣＰＵ６より選局回路７にチャンネル周波数情報を与える。 - 特許庁

By performing silicidation, cobalt silicide layers 50a1, 50a2, 50b1 and 50b2 are formed on the impurity diffusion regions 7a1 and 7a2 of the DRAM formation region, on the source/drain region 9 of the logic formation region and on the doped polysilicon film 4b of the logic formation region.例文帳に追加

次に、シリサイド化を行うことにより、ＤＲＡＭ形成領域の不純物拡散領域７ａ１，７ａ２上、ロジック形成領域のソース・ドレイン領域９上、及びロジック形成領域のドープトポリシリコン膜４ｂ上に、コバルトシリサイド層５０ａ１，５０ａ２，５０ｂ１，５０ｂ２を形成する。 - 特許庁

To the DRAM 22 are allotted a program area 35 for copying a predetermined program module stored in a ROM 13 and a band buffer 36 for converting an intermediate code ϕ2 based on an input data ϕ1 sent from a host to a plot data ϕ3.例文帳に追加

このＤＲＡＭ２２には、ＲＯＭ１３に格納された所定のプログラムモジュールをコピーするためのプログラム領域３５と、ホストから送られた入力データφ１に基づく中間コードφ２を描画データφ３に変換するバンドバッファ３６が割り付けられる。 - 特許庁

To provide a semiconductor device such as an IC memory device represented by a DRAM or a logic device, which can maintain stable transistor characteristics even when the distortion which has been generated in transistors constituting the semiconductor device changes after the forming of the semiconductor device.例文帳に追加

ＤＲＡＭに代表されるＩＣメモリデバイス、あるいはロジックデバイス等の半導体装置において、デバイスを構成するトランジスタ内に生じた歪がデバイス形成後に変動しても、安定したトランジスタ特性を維持できる半導体装置を提供する。 - 特許庁

Pixel data in respective block areas BR set so as to laterally and longitudinally divide a source image 30 are stored in memory areas of the same row address in a DRAM type pixel data storage means (pixel data storage unit).例文帳に追加

ソース画像３０を横方向及び縦方向に分割するように設定された各ブロック領域ＢＲ内の画素の画素データをＤＲＡＭ型の画素データ記憶手段（画素データ記憶部）の同一ロウアドレスのメモリ領域上に並べて書き込んで記憶させる。 - 特許庁

In a semiconductor integrated circuit such as a DRAM, an inner power source voltage VDD is supplied to the memory as an operating voltage from a power separation section 16 and stored in a capacitor 17 at normal operation.例文帳に追加

ＤＲＡＭなどの半導体集積回路装置において、通常動作時には、電源供給切り離し部１６から動作電圧として内部電源電圧ＶＤＤが記憶部に供給されるとともに、キャパシタ１７によってその電圧が蓄電される。 - 特許庁

To prevent defects that oxygen through a lower electrode oxidizes the surface of a silicon plug at a lower layer, and that the oxide layer of high resistance is formed when a dielectric film formed on the lower electrode of a capacitive element in DRAM is thermally treated in an oxygen atmosphere.例文帳に追加

ＤＲＡＭの容量素子の下部電極上に形成した誘電体膜を酸素雰囲気中で熱処理する際、下部電極を透過した酸素が下層のシリコンプラグ表面を酸化して高抵抗の酸化物層を形成する不具合を防止する。 - 特許庁

This DDR (double data rate) SDRAM (synchronous DRAM) performs write-in operation having write-latency at the normal operation, and at a test, receives a data strobe signal DQS and a data signal before one clock cycle of a write-command WRT and performs write-in operation having no write-latency.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、通常動作時はライトレイテンシを持った書込動作を行ない、テスト時はライトコマンドＷＲＴの１クロックサイクル前にデータストローブ信号ＤＱＳおよびデータ信号を受けてライトレイテンシを持たない書込動作を行なう。 - 特許庁

To provide a semiconductor memory suitable for constitution of the system LSI of a logic mixed DRAM or the like, capable of reducing the cell area and reducing the level difference from a peripheral circuit, without degrading the performance of a peripheral circuit MOSFET by substantially reducing heat processes.例文帳に追加

セル面積を縮小でき、周辺回路との段差が小さく、熱工程を大幅に減らすことで周辺回路MOSFETの性能を劣化させることなく、論理混載ＤＲＡＭ等のシステムＬＳＩの構成に好適な半導体記憶装置を提供する。 - 特許庁

A semiconductor memory 101 of S-DRAM and the like provided with a memory circuit 12 required for refreshing inside is provided with a refreshing controller 102 for refreshing itself in a device, and has an auto- refreshing function refreshing the memory circuit 12 without external indication.例文帳に追加

リフレッシュの必要なメモリ回路１２を内部に備えたＳ−ＤＲＡＭ等の半導体メモリは、自身をリフレッシュするためのリフレッシュコントローラ１０２をデバイス内に備えており、外部からの指示なしにメモリ回路１２をリフレッシュするオートリフレッシュ機能を有する。 - 特許庁

To effectively utilize an access disable period even though the access disable period is generated at the requested time of a DMA transfer when the writing operation to a direct memory from an inside memory is requested after the reading operation to the inside memory from the direct memory such as a DRAM.例文帳に追加

ＤＲＡＭ等のダイレクトメモリから内部メモリへのリード動作に続いて内部メモリからダイレクトメモリへのライト動作が要求されたＤＭＡ転送要求時において、アクセス不能期間が発生しても、このアクセス不能期間を有効利用する。 - 特許庁

The image processing apparatus mainly includes: a CPU 1 incorporating a thermal diode 2; a thermal sensor 3; a south bridge 4 incorporating a RTC 5; an I/O ASIC 6; an operation control unit 7; a memory medium 8; a north bridge 9; a DRAM 10; a VideoASIC 11; and a nonvolatile memory 12.例文帳に追加

サーマルダイオード２を内蔵したＣＰＵ１、サーマルセンサ３、ＲＴＣ５を内蔵したサウス・ブリッジ４、Ｉ／Ｏ ＡＳＩＣ６、操作部７、メモリ媒体８、ノース・ブリッジ９、ＤＲＡＭ１０、ＶｉｄｅｏＡＳＩＣ１１、不揮発メモリ１２を主な構成とする。 - 特許庁

A system controller 18 makes the reading system stand still once when receiving the fullness notification and makes it restart operating when receiving the vacant generation notification, and makes it search for the previous last read position, and makes it restart reading the compressed music data and writing it in the DRAM 14 after the position has been searched.例文帳に追加

システムコントローラ18は満杯通知が有ると、読み取り系を一旦休止させ、空き発生通知が有ると再稼働させて前回最後の読み取り位置をサーチさせ、サーチ後、圧縮音楽データの読み取りとDRAM14への書き込みを再開させる。 - 特許庁

Inside a USB memory 10 to which a power supply unit 11 is connected, for example, are provided with a controller 102, a dynamic random access memory (DRAM) 103 as a storage medium, a timer battery 104, a timer 105, and a remaining time display LED 106.例文帳に追加

例えば、電源装置１１が接続されたＵＳＢメモリ１０の内部に、コントローラ１０２と、記憶媒体としてのダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）１０３と、タイマ用電池１０４と、タイマ１０５と、残時間表示ＬＥＤ１０６などを備える。 - 特許庁

If the erasable/non-erasable information WE is '0', image data are once stored in a DRAM 6, then compressed by a compressor/expander 7 and stored in the flash memory 8a with the corresponding erasable/non-erasable information WE set to '1', not erasable.例文帳に追加

そして、消去可／不可情報ＷＥが「０」の場合には、画像データを一旦ＤＲＡＭ６に格納した後、圧縮／伸張部７により圧縮し、フラッシュメモリ８ａに格納し、対応する消去可／不可情報ＷＥを「１」、すなわち消去不可とする。 - 特許庁

After the temporary stop of the power feeding to the DRAM 72b is restored and when residual data remaining in the two addresses matches, the amount of change of the maximum lift amount at the time is set to be a value indicated by the residual data.例文帳に追加

ＤＲＡＭ７２ｂに対する給電が一時的に停止される状態から復帰した後に、２つのアドレスに残存した残存データが一致するときに、その時点の最大リフト量の変更量をその残存データによって示される値に設定する。 - 特許庁

Concerning the synchronous DRAM provided with four banks BANK0-BANK3 and the auto-refresh mode, for example, at the time of auto- refresh operation, the banks BANK0-BANK3 are successively activated at prescribed time intervals one by one, for example.例文帳に追加

例えば４個のバンクＢＡＮＫ０〜ＢＡＮＫ３を備えかつオートリフレッシュモードを備えるシンクロナスＤＲＡＭ等において、例えばオートリフレッシュ動作時、バンクＢＡＮＫ０〜ＢＡＮＫ３を、例えば１個ずつしかも所定の時間間隔をおいて順次活性化する。 - 特許庁

To increase a manufacturing yield of a Ti-Al alloy target for forming a film such as a Ti-Al-N film used for FeRAM (Ferroelectrics Random Access Memory) or DRAM, besides reducing an amount of the impurities, and to enhance the film quality.例文帳に追加

ＦｅＲＡＭやＤＲＡＭなどに使用されるＴｉ−Ａｌ−Ｎ膜などの成膜用のＴｉ−Ａｌ合金ターゲットにおいて、不純物量の低減を図った上で、ターゲットの製造歩留りを高めると共に、膜品質の向上などを図る。 - 特許庁

When the image is reproduced, the CPU 15 reads the simple image stored in the DRAM 5 and reproduces the simple image to attain image reproduction with less time lag than the case with reading and reproducing the image from the removable recording medium 7.例文帳に追加

画像再生を行なうときにはＣＰＵ１５はＤＲＡＭ５に記憶させた簡易画像を読み出して再生するようにすることにより、着脱記録媒体７から読み出して再生する場合に比べ、タイムラグの少ない画像再生を行なうことができる。 - 特許庁

In the semiconductor chip 200 having a plurality of bonding pads, signals at least needed to access an external device such as a DRAM are allocated to bonding pads 210, 212 and 260 disposed in a peripheral area as the peripheral edge of the semiconductor chip 200.例文帳に追加

複数のボンディングパッドを備えた半導体チップ２００において、半導体チップ２００の周縁部であるペリフェラルエリアに配置されたボンディングパッド２１０、２１２、２６０にＤＲＡＭ等の外部装置とアクセスするのに最低限必要な信号を割り当てる。 - 特許庁

Transformed data corresponding to pixel data included in inputted image data are stored in a DRAM, a pixel value having a high appearance frequency included in the image data is specified and the transformed data corresponding to the pixel value are preferentially cached (S46).例文帳に追加

入力した画像データ画像データに含まれる画素データに対応する変換後データをＤＲＡＭに記憶し、画像データに含まれる出現頻度の高い画素値を特定し、当該画素値に対応する変換後データを優先的にキャッシュする（Ｓ４６）。 - 特許庁

To provide an insulator film in which relative permittivity and leakage breakdown voltage can be easily changed when being used as the insulator material of a capacitor element constituting a DRAM, which has sufficiently high relative permittivity and leakage breakdown voltage and which can be easily manufactured.例文帳に追加

ＤＲＡＭを構成するキャパシタ素子の絶縁体材料として用いるに際し、比誘電率やリーク耐圧を容易に変更でき、十分に高い比誘電率およびリーク耐圧を有し、なおかつ容易に製造な可能な絶縁体膜を提供する。 - 特許庁

A control section 11 controls the WAN communication circuit 14 according to a user's request to transmit the answering machine video image stored in the DRAM 12 or the flash memory 13 through the IP telephone network 6 to an external device used by the user.例文帳に追加

制御部１１は、利用者からの要求に応じてＷＡＮ通信回路１４を制御して、ＤＲＡＭ１２またはフラッシュメモリ１３に記憶された留守電映像をＩＰ電話網６を介して、利用者が使用する外部機器に送信させる。 - 特許庁

To suppress a leak current from an impurity diffusion layer connected to a plug when the mutual positions of the plug and an opening part for bit line are deviated, concerning a producing method for a semiconductor device having a self-align contact structure to be used for DRAM or the like.例文帳に追加

ＤＲＡＭ等に使用されるセルフアラインコンタクト構造を有する半導体装置の製造方法に関し、プラグとビット線用開口部の互いの位置にずれが生じた場合にプラグに繋がる不純物拡散層からのリーク電流を抑制すること。 - 特許庁