「dRAM」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

Before the image data stored in the DRAM 4b is transferred from the front engine 4 to a back engine 5, the reduced-size image generated by the image-reducing portion 410 is transferred to the back engine 5.例文帳に追加

そして、フロントエンジン４からバックエンジン５にＤＲＡＭ４ｂ内の画像データを転送する前に、画像縮小部４１０で生成された縮小画像をバックエンジン５に転送する。 - 特許庁

A BUS control circuit 103 receives the external access request from the CPU 101, an internally generated refresh request, etc., and controls the DRAM 102, a ROM 104, and an I/O device 105.例文帳に追加

ＢＵＳ制御回路１０３は、ＣＰＵ１０１からの外部アクセス要求、内部発生のリフレッシュ要求等を受け、ＤＲＡＭ１０２、ＲＯＭ１０４、Ｉ／Ｏデバイス１０５を制御する。 - 特許庁

To provide a DRAM device which is equipped with a ground voltage feed line structure capable of minimizing noises caused by a load difference of a ground voltage feed line so as to reduce the leakage current of a memory cell.例文帳に追加

メモリセルの漏洩電流を減らすために接地電圧供給ラインの負荷の差によるノイズを最小化できる、接地電圧供給ライン構造を有するＤＲＡＭ装置を提供する。 - 特許庁

With respect to the DRAM for one chip on a wafer, in a center section on a chip there are lined a plurality of pads (No. 1 to No. 103) with various functions such as an address pin, a data pin, a power supply pin, a ground pin or the like.例文帳に追加

ウェハ上の１チップ分のＤＲＡＭでは、チップ上の中央部に、アドレスピン、データピン、電源ピン、グラウンドピンなどの様々な機能を持つ複数のパッド（No.1~103）が一列に配置されている。 - 特許庁

To provide a semiconductor storage device the chip size of which is prevented from becoming larger by making its wiring and element areas smaller and which is reduced in power consumption and suitable for a DDRSDRAM(double data rate synchronous DRAM).例文帳に追加

配線領域、素子領域を小さくしてチップサイズの増大を防ぎ、且つ、消費電力を小さくしたＤＤＲ ＳＤＲＡＭに好適な半導体記憶装置を提供する。 - 特許庁

When the road whose link information is acquired is a freeway, the control section 10 adds one to the travel frequency stored in the DRAM 12 correspondingly to the acquired link information.例文帳に追加

制御部１０は、リンク情報を取得した道路が高速道路である場合、取得したリンク情報に対応してＤＲＡＭ１２に記憶してある走行回数に１を加算する。 - 特許庁

To provide a method of manufacturing a semiconductor device by which processes can be simplified, when integrating a cell capacity of a DRAM and a capacitive element of an analog element region on one and the same chip.例文帳に追加

ＤＲＡＭのセル容量と、アナログ素子領域の容量素子と、を同一チップに混載するときに、工程の簡略化を図ることができる半導体装置の製造方法を提供すること。 - 特許庁

A semiconductor memory (DRAM) is constituted by providing a memory cell array section 10, an address specifying section 20, an input/output section 30 of memory data, a sense amplifier 40, a signal generating circuit 50, and the like.例文帳に追加

半導体記憶装置（ＤＲＡＭ）は、大きくは、メモリセルアレイ部１０、アドレス指定部２０、メモリデータの入出力部３０、センスアンプ４０、信号発生回路５０等を備えて構成される。 - 特許庁

To obtain an electronic disk drive and its vertical parity storing method which improve the efficiency of a DRAM by storing vertical parity added to data in a different memory from the data.例文帳に追加

データに付加される垂直パリティをデータと別のメモリに格納することでＤＲＡＭの使用効率を向上する電子ディスク装置およびその垂直パリティ格納方法を提供する。 - 特許庁

The DRAM is configured to include: a plurality of Z-Lines 24 each corresponding to each of a plurality of word lines 26; and a circuit 10 for looping a selection signal of the Z-Lines 24.例文帳に追加

本発明のＤＲＡＭは、複数のワード線２６のそれぞれに対応する複数のＺ−Ｌｉｎｅ２４と、Ｚ−Ｌｉｎｅ２４の選択信号をループさせる回路１０と、を含んで構成する。 - 特許庁

To prevent occurrence of troubles, such as unauthorized read-out of data and destroy of holding data caused by performing DRAM access in a state in which voltage of a terminal power source does not reach a prescribed voltage.例文帳に追加

終端電源の電圧が規定の電圧に達しない状態でＤＲＡＭアクセスをして、不正なデータの読み出しや、保持データの破壊等の不具合を生じさせることがないようにする。 - 特許庁

A plotting control part 19 reads the VICS data written into DRAM 7a while thinning them in pixel unit in accordance with a designated contraction rate to write them into VRAM 8a.例文帳に追加

描画制御部１９は、ＤＲＡＭ７ａに書き込まれたＶＩＣＳデータを指定された縮小割合に従って画素単位で間引きながら読み出し、それをＶＲＡＭ８ａに書き込む。 - 特許庁

Thus, in applications where the ratio of reading is very high in comparison with that of writing, the effective band width of the DRAM is increased with hardly increasing the number of pins and signal lines.例文帳に追加

これにより、読み出しの比率が書き込みと比較してかなり多い応用において、ピン数や信号線数をほとんど増やさずに実効上のＤＲＡＭのバンド幅を増やすことができる。 - 特許庁

The request transmitter (12), while storing the given read request and the following requests to two storages (13, 14) respectively, transmits these requests to a DRAM interface (15) in order.例文帳に追加

リクエスト伝達部（１２）は、与えられたリードリクエストおよび後続のリクエストを２つの記憶部（１３、１４）にそれぞれ格納するとともに、これらリクエストを順にＤＲＡＭインタフェース部（１５）に伝達する。 - 特許庁

A graphic device 6 composites the image data stored in the DRAM 7b and the data of the television broadcast sent from the decoder 3, and outputs to an image output circuit 8 and a CRT 10.例文帳に追加

グラフィックデバイス６は、ＤＲＡＭ７ｂに格納された画像データを、デコーダ３から送られてくるテレビ放送のデータとを合成し、映像出力回路８、ＣＲＴ１０に出力する。 - 特許庁

The bus state controller BSC includes a control register (PCR) for controlling the time to set up PC card start signals (-OE and -WE) at the time of connecting the synchronous DRAM.例文帳に追加

バスステートコントローラＢＳＣには、シンクロナスＤＲＡＭ接続時におけるＰＣカードの起動信号（−ＯＥ、−ＷＥ）のセットアップ時間を制御するための制御レジスタ（ＰＣＲ）が設けられる。 - 特許庁

To provide a semiconductor device loaded with a DRAM macro which is capable of setting a data bit width configuration in accordance with the use purpose of the semiconductor device by specification of an external input.例文帳に追加

外部入力の指定により半導体装置の使用目的に応じてデータビット幅構成の設定が可能であるＤＲＡＭマクロを搭載した半導体装置を提供する。 - 特許庁

A method of manufacturing a DRAM also includes a process forming a separation film replacing a conventional frame, and a process forming a very thin Di film on a DT cell.例文帳に追加

ＤＲＡＭの製造方法は、同時にその方法が従来の枠体に代わる分離膜を形成すると共に、ＤＴセルの上部に非常に薄いＳｉ膜を形成することを含む。 - 特許庁

By controlling the dopant to be diffused outside, the grain size, density, and uniformity of HSG can be improved and hence the electrostatic capacity of a DRAM memory cell can be increased while keeping reactor throughput as it is.例文帳に追加

外部に拡散されるドーパントを制御することによって、ＨＳＧグレーンサイズ、密度、均一度及びＤＲＡＭメモリセルの静電容量を向上できると同時に、リアクタスループットを維持できる。 - 特許庁

Because of presence of the chemical compound film 9, contact resistances between the chemical compound film 8 and a source wiring 10S, and between the film 8 and a dram wiring 10D are lowered farther than conventional contact resistances.例文帳に追加

化合物膜９の存在により、化合物膜８とソース配線１０Ｓ及びドレイン配線１０Ｄとの間のコンタクト抵抗を従来のものよりも低下させることができる。 - 特許庁

Further, the IC chip includes parallel bus to transfer the block of the pixel data simultaneously to the PDU from the DRAM and processes the pixel data block in order to display the processed pixel data.例文帳に追加

また更に、該ＩＣチップは、ＤＲＡＭからＰＤＵに同時に画素データのブロックを転送するパラレルバスを含み、ＰＤＵは処理された画素データを表示するために画素データブロックを処理する。 - 特許庁

FORMATION OF DIELECTRIC MATERIAL ON SILICON MATERIAL, METHOD FOR REDUCING CAPACITANCE FORMED ON SILICON SUBSTRATE, AND DRAM CELL HAVING CAPACITIVELY COUPLED TRANSISTOR例文帳に追加

シリコン材料上に誘電体材料を形成するための方法及びシリコン基板上に形成されるキャパシタンスを低減する方法及びキャパシタに結合されたトランジスタを有するＤＲＡＭセル - 特許庁

In a DRAM read-bus and inverted read-bus 107-112 constituting complementary read-buses RDB, XRDB, and write-bus and inverted write-bus 101-106 constituting complementary write-buses WDB, XWDB are alternately arranged and wired.例文帳に追加

ＤＲＡＭにおいて、相補型リードバス(RDB、XRDB)を構成するリードバス及び反転リードバス107〜112と、相補型ライトバス(WDB、XWDB)を構成するライトバス及び反転ライトバス101〜106とを、交互に配置配線する。 - 特許庁

If the thickness of an insulation layer is decreased in an SOI integrated circuit including a trench capacitor DRAM array, crosstalk is caused between a trench capacitor and the passing wordline 214 which passes over the trench capacitor.例文帳に追加

トレンチ・キャパシタＤＲＡＭアレイを有するＳＯＩ集積回路において、絶縁層の厚さが減少すると、トレンチ・キャパシタ上を通るパッシング・ワード線２１４との間にクロストークを生じる。 - 特許庁

A vertical trench in a silicon wafer 18 for forming a storage capacitor in a DRAM is etched in a reactive ion etching method to form an outline thereof with multiple waists 26 and 30.例文帳に追加

ＤＲＡＭの蓄積_キャパシタの形成に利用されるシリコンウエーハ１８における垂直トレンチは、多重ウエスト２６，３０を有する輪郭を有するように、反応性イオンエッチングによってエッチングされる。 - 特許庁

A spacer 140 of the dielectric adjacent to the gate electrode is formed, and an impurity is implanted to form source and drain 145 of the device in the logical and DRAM regions.例文帳に追加

次に、ゲート電極に隣接する誘電体のスペーサ１４０し、不純物を導入して、論理およびＤＲＡＭ領域においてデバイスのソースおよびデバイスのドレイン１４５を形成する。 - 特許庁

The capacitorless DRAM has a substrate that includes a source, a drain, and a channel, a gate formed on the channel of the substrate, and a Hall preserving unit formed underneath the channel.例文帳に追加

ソース、ドレイン及びチャンネルを含む基板と、基板のチャンネル上に形成されたゲートと、チャンネル下に備えられたホール保存ユニットと、を備えることを特徴とするキャパシタレスＤＲＡＭである。 - 特許庁

With this configuration, the serial connection circuit can consume a high-frequency noise generated or propagating in the VTT power supply pattern due to an operation between the high-speed DRAM and the memory controller 41.例文帳に追加

これにより、高速ＤＲＡＭとメモリコントローラ４１との動作に伴いＶＴＴ電源パターンに発生あるいは伝搬する高周波ノイズを当該直列接続回路で消費するようにした。 - 特許庁

To provide a semiconductor device in which over-head of chip size caused when a synchronous DRAM is made a virtual channel is dissolved and chip size is reduced, and its arranged and wiring method.例文帳に追加

シンクロナスＤＲＡＭをヴァーチャルチャネル化する際に生じるチップサイズのオーバヘッドや回路素子の配置問題、回路特性の悪化という問題点を解消する半導体記憶装置を提供。 - 特許庁

A 1st image (in-focus image) is picked up and temporarily stored in a DRAM 16 (SA4) on condition that a soft-focus mode is set (YES at both SA1 and SA2) when a shutter key is pressed.例文帳に追加

シャッターキーが押されたときソフトフォーカスモードが設定されていたら（ＳＡ１，ＳＡ２が共にＹＥＳ）、第１の画像（合焦画像）を撮像し、それをＤＲＡＭ１６に一時記憶する（ＳＡ４）。 - 特許庁

To provide a producing method for semiconductor memory device, with which a production process can be simplified by omitting a bit line contact forming process and the performance of a DRAM can be improved.例文帳に追加

ビットラインコンタクト形成工程を省略することで製造工程を単純化させ且つ、ＤＲＡＭの性能を向上させることのできる半導体メモリ装置の製造方法を提供すること。 - 特許庁

To provide a data relay control device capable of suitably combining the decrease of operation load and the suppression of circuit scale required for relay processing of data to and from a DRAM (Dynamic Random Access Memory).例文帳に追加

ＤＲＡＭとの間でのデータの中継処理にかかる演算負荷の低減と回路規模の抑制との好適な両立を図ることのできるデータ中継制御装置を提供する。 - 特許庁

To provide a good electric connection between a conductor such as an extraction electrode, etc., of a storage electrode of a capacitor of DRAM and a semiconductor region such as a source region, etc., of a selected transistor.例文帳に追加

ＤＲＡＭのキャパシタの蓄積電極の引き出し電極等の導電体５６と、選択トランジスタのソース領域等の半導体領域６１を互いに良好に電気的接続する。 - 特許庁

To prevent an erroneous readout and a leakage current from being generated even when a read-out column selection gate is turned ON at the time of writing data in the DRAM of a direct sense system which has I/O(input/ output) separation constitution.例文帳に追加

Ｉ／Ｏ分離構成を有する直接センス方式のＤＲＡＭにおいて、データ書込時に読出コラム選択ゲートがオンになっても誤読出やリーク電流が生じないようにする。 - 特許庁

To provide a method of manufacturing a semiconductor device by which processes can be simplified, when integrating the cell capacity of a DRAM and a capacitive element of an analog element region on the one and the same chip.例文帳に追加

ＤＲＡＭのセル容量と、アナログ素子領域の容量素子と、を同一チップに混載するときに、工程の簡略化を図ることができる半導体装置の製造方法を提供すること。 - 特許庁

The device records in the external DRAM only a mesh where the guide route passes between a wide-area mesh, a medium-area mesh and a detailed mesh partitioned in each hierarchy of the map data having a hierarchical structure.例文帳に追加

また、階層構造の地図データの各階層において区画された広域メッシュ、中域メッシュ、詳細メッシュのうち、誘導経路が通過するものだけを、外部ＤＲＡＭに記録する。 - 特許庁

The buffer memory 106 is a shared memory that is composed of a DRAM, for example, and exchanges (delivers) data between the arithmetic coding/decoding unit 102 and the variable length coding/decoding unit 112.例文帳に追加

バッファメモリ１０６は、例えばＤＲＡＭで構成されていて、算術符号復号部１０２及び可変長符号復号部１１２の間でデータの授受（受け渡し）を行う共有のメモリである。 - 特許庁

To provide a method of manufacturing a COB-type DRAM capable of expanding the area of an upper portion of a fine capacitance contact plug without adding any photolithography processes using a resist mask.例文帳に追加

レジストマスクを用いたフォトリソ工程を追加することなく、微細な容量コンタクトプラグ上部の面積を拡大させることが可能なＣＯＢ型ＤＲＡＭの製造方法を提供する。 - 特許庁

To lighten a load in data transfer processing from a DRAM storing data to a decoding part and to enable intermittent music such as CUE/REV to be reproduced.例文帳に追加

データをため込むＤＲＡＭからデコード部へのデータ転送処理時の負荷の軽減を図るとともに、ＣＵＥ／ＲＥＶのような飛び飛びの音楽を再生できるようにすることを目的とする。 - 特許庁

This image communications device has a management means, that manages image information stored in a DRAM 118 storing image information received by a communication means, a decoding means that decodes image information stored in the DRAM 118 into image data to be printed on recording paper, and a recording section 120 that records a visual image or recording paper based on the decoded image data by using a selectively mounted ink cartridge.例文帳に追加

通信手段により受信される画像情報を格納するDRAM118に格納された画像情報を管理する管理手段、DRAM118に格納された画像情報を記録紙に記録するための画像データに復号する復号手段、および、選択的に装着されたインクカートリッジを使用して、復号された画像データに基づき記録紙に可視像を記録する記録部120を有する。 - 特許庁

To provide a method for manufacturing a semiconductor device having a TAT(Trench Access Transistor) DRAM cell in which an impurity ion is implanted to a diffusion layer to prevent the impurity ion from penetrating a gate electrode and entering a channel region of a transistor, and to prevent, a concentration of impurity from increasing and a leakage current increasing when implanting the impurity ion into the diffusion layer of a transistor of TAT DRAM cell.例文帳に追加

ＴＡＴ・ＤＲＡＭセルのトランジスタの拡散層に不純物イオンを注入する際、不純物イオンがゲート電極を貫通して、トランジスタのチャネル領域にも進入し、不純物濃度が上昇してリーク電流が増加することがないように、拡散層に不純物イオンを注入するようにした、ＴＡＴ・ＤＲＡＭセルを有する半導体装置の作製方法を提供する。 - 特許庁

In data writing and reading control on a DRAM 30, use status information representing the use status of the storage area of the DRAM 30 is stored and updated in a register 22, and according to the use status information stored and updated in the register 22, used areas 30A and 30C are refreshed at predetermined refresh periods to hold the storage state.例文帳に追加

ＤＲＡＭ３０に対するデータの書込み及び読出しを制御するに際し、ＤＲＡＭ３０の記憶領域の使用状況を示す使用状況情報をレジスタ２２に更新記憶すると共に、当該レジスタ２２に更新記憶された使用状況情報に基づいて、使用領域３０Ａ、３０Ｃを対象として、記憶状態を保持するためのリフレッシュ動作を所定のリフレッシュ周期で実行する。 - 特許庁

A data delay control part 106 generates a signal by delaying write input data S161 only for the rise time of an NRAS signal S158 and outputs the data S161 before the rise of the NRAS signal S158 or outputs the delayed signal after the fall of the signal S158 as an output signal S106 to a DRAM 104 to write the signal S106 in the DRAM 104.例文帳に追加

データ遅延制御部１０６で書き込み入力データＳ１６１をＮＲＡＳ信号Ｓ１５８が立ち上がっている時間だけ遅延させた信号を生成し、ＤＲＡＭへの出力信号Ｓ１０６として、ＮＲＡＳ信号Ｓ１５８が立ち上がる以前は書き込み入力データＳ１６１を、立ち下がってから以後は遅延させた信号を出力し、ＤＲＡＭ１０４に書き込む。 - 特許庁

To provide a transistor and its manufacturing method which prevents a leakage current of the source/drain in the LOCOS or shallow trench isolation(STI) process, improves the refresh characteristics of DRAM to avoid damaging a gate oxide film, and reduces the reverse narrow width effect, junction L/C and GOI to improve the characteristics of the transistor, thereby improving the characteristics and the yield of the element.例文帳に追加

ロコス（LOCOS）工程やエス・ティー・アイ（Shallow Trench Isolation：STI）工程時にソース／ドレインの漏洩電流（leakage current）発生を防ぎ、DRAMのリフレッシュ（Refresh）特性を向上させてゲート酸化膜の損傷を防ぎ、逆狭小幅効果（reverse narrow width effect）、接合Ｌ／Ｃ及びGOIを減少させてトランジスタの特性を向上させるため、素子の特性及び収率を向上させることが可能な、トランジスタ及びその製造方法を提供する。 - 特許庁

An access request sorting means 24 sorts the successive access requests, which the access request receiving means 22 receives, in order of the banks of the DRAM 10, within the ranges of the successive access requests of either data writing requests or data reading requests to control the accesses to the DRAM 10.例文帳に追加

アクセス要求並べ替え手段２４は、アクセス要求受付手段２２が受け付けた連続するアクセス要求について、１つのデータ処理装置から出力された、データの書込み要求、または、データの読み出し要求のいずれか一方の連続したアクセス要求の範囲内でＤＲＡＭ１０のバンク順に連続したアクセス要求を並べ替えてＤＲＡＭ１０のアクセスを制御する。 - 特許庁