「dRAM」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

A DRAM 12 and a flash memory 13 store, as an answering machine video image, the image data received by the WAN communication circuit 14 from a video telephone of the other party.例文帳に追加

ＤＲＡＭ１２およびフラッシュメモリ１３は、ＷＡＮ通信回路１４によって相手側のテレビ電話機から受信された映像データを留守電映像として記憶する。 - 特許庁

To provide a DRAM device having twist type bit line architecture in which a redundant row consisting of memory cells can be effectively used when a memory cell row has a defect.例文帳に追加

メモリセル行が欠陥を有する場合にメモリセルからなる冗長行を効果的に使用することが可能なツイスト型ビット線アーキテクチャを有するＤＲＡＭ装置を提供する。 - 特許庁

To provide a semiconductor device which solves the problems in a conventional technology, of a DRAM memory cell initialization period and current consumption at the time of initialization.例文帳に追加

従来のＤＲＡＭでは全メモリセルを初期化するためには、全コラムアドレスおよびロウアドレスを指定した書込みサイクルを実行する必要があり、長い初期化時間が必要である。 - 特許庁

To provide a transistor of a semiconductor device which can improve the refresh operation characteristics of a DRAM device and avoid coupling noise, and to provide a method of manufacturing the same.例文帳に追加

ＤＲＡＭ素子のリフレッシュ動作特性を向上させ、カップリングノイズの発生を防止することが可能な半導体素子のトランジスタ及びその製造方法を提供すること。 - 特許庁

Therefore, even when a power source is turned off, data stored in the mode register can be kept, and the effect for keeping compatibility with DRAM is provided.例文帳に追加

従って、本発明は電源のオフ時にも、モードレジスタに格納されたデータを維持することができ、ディラムとの互換性を維持することができるようにする効果を提供する。 - 特許庁

To realize a reduction in number of times of refreshing in both a self-refresh mode and a normal operation mode with a small-scale circuit in a DRAM/logic hybrid LSI.例文帳に追加

ＤＲＡＭ／ロジック混載ＬＳＩにおいて、セルフ・リフレッシュ・モード及び通常動作モードの両モードにおけるリフレッシュの回数の低減を小規模な回路で実現できるようにする。 - 特許庁

Therefore, the dielectric film of a DRAM capacitor formed on the storage electrode 7 can be easily set uniform in thickness, and the leakage current of the capacitor can be reduced.例文帳に追加

従って、蓄積電極７上に形成される、ＤＲＡＭキャパシタの誘電体膜の膜厚を均一にし易くなり、キャパシタのリーク電流の低減が可能となる。 - 特許庁

On the basis of the result of measuring the write speed of a mounted USB memory 411, a storage buffer area 504 in a suitable size is secured within a DRAM 402.例文帳に追加

装着されたＵＳＢメモリ４１１の書き込み速度を計測した結果に基づいて、適切なサイズの蓄積用バッファ領域５０４をＤＲＡＭ４０２中に確保する。 - 特許庁

This memory control device 37 imposed between a plurality of masters M1-Mn and a DRAM (Dynamic Random Access Memory) includes a memory sequence control circuit 64, and a latency improvement circuit 67 or the like.例文帳に追加

複数のマスターＭ１〜ＭｎとＤＲＡＭとの間に介在するメモリーコントローラー３７は、メモリーシーケンス制御回路６４とレイテンシー改善回路６７等を備える。 - 特許庁

An information processing device 1 is equipped with: a multi-core CPU 4 having cores 2, 3 with cache memories 7, 8; and a DRAM 6 to which the multi-core CPU 4 is connected.例文帳に追加

情報処理装置１は、キャッシュメモリ７，８を有するコア２，３が内蔵されたマルチコアＣＰＵ４と、マルチコアＣＰＵ４と接続されたＤＲＡＭ６とを備えている。 - 特許庁

Character strings and line drawings which are listed on a recording board 20 are read by a scanner 30 by an instruction from an operation part 40, and are stored in a DRAM as bit map data.例文帳に追加

記録ボード２０に記入された文字列や線画は、操作部４０からの指示により、スキャナ３０によって読み取られ、ビットマップデータとしてＤＲＡＭ７０に格納される。 - 特許庁

To provide an interface device connected between a CPU and an SDRAM and capable of quickly reading out data from the SDRAM by control similar to that of the DRAM.例文帳に追加

ＤＲＡＭと同様な制御により、高速にＳＤＲＡＭからデータを読み出すことのできるＣＰＵとＳＤＲＡＭとの間のインターフェース装置を提供することを課題とする。 - 特許庁

The FeRAM is a memory using a polarization action of a ferroelectric substance, operates in the same manner as a DRAM, and holds a recorded data even when power is turned off.例文帳に追加

ＦｅＲＡＭは、強誘電体の分極作用を利用したメモリであり、通常は、ＤＲＡＭと同様に動作し、電源がオフになっても記録されたデータは保持される。 - 特許庁

To provide a drilling method for a semiconductor wafer which is applied in the manufacture of chips for various applications such as DRAM and MPU and can form deep holes (through-hole and retaining hole) with high accuracy.例文帳に追加

ＤＲＡＭやＭＰＵなど各用途のチップを製造する際に適用する半導体ウェハーの穴あけ加工方法において、深い穴（貫通孔、止め穴）を精度よくあける。 - 特許庁

When the task state is restored, task information is allocated to the memory space of a DRAM according to the backup data after system resources are determined by an OS.例文帳に追加

上記タスク状態を復元するにあたって、ＯＳによるシステムリソースの決定後、バックアップデータに基づいて、ＤＲＡＭのメモリ空間に対するタスク情報の合せ込みを行なう。 - 特許庁

When the sense amplifier cache function of DRAM macro is used as a secondary cache memory, necessity of conducting nondistructive writing is not required because data control is conducted in terms of a word line unit.例文帳に追加

ＤＲＡＭマクロのセンスアンプキャッシュ機能を２次キャッシュメモリとして用いる場合、データの管理はワード線単位で行われるから、非破壊書き込みを行う必然性はない。 - 特許庁

All of a DRAM 11, a cache memory 12, a pixel processing unit 13, a comparison unit 14 and a serial access memory 15 are formed on one semiconductor board to form one chip.例文帳に追加

ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。 - 特許庁

A memory control circuit 100 having a relief determination circuit (including a fuse circuit) 15 for relieving from a defect in a memory chip (DRAM) 20 sets at a logic chip side 10.例文帳に追加

メモリ（ＤＲＡＭ）チップ２０の欠陥救済のための救済判定回路（ヒューズ回路を含む）１５を有するメモリ制御回路１００を、ロジックチップ１０側に設ける。 - 特許庁

In a DRAM 1, a selector 34 selects data of one bit out of data of four bits read out from a memory section 33, and the data DO is given to a data output buffer 41.例文帳に追加

ＤＲＡＭ１において、セレクタ３４は、メモリ部３３から読出された４ビットのデータのうちの１ビットのデータを選択し、そのデータＤＯをデータ出力バッファ４１に与える。 - 特許庁

Therefore, single chip design characteristic of both of a dynamic random access memory DRAM and an electrically programmable read only memory EPROM can be obtained.例文帳に追加

これにより、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、及び電気的にプログラマブルな読出し専用メモリ（ＥＰＲＯＭ）の両方を特徴とする単一チップ設計がもたらされる。 - 特許庁

A silicide is formed at least at a DRAM part, the entire surface of a source/drain region 10 of the transistor of a logic part, and the surface of gate 6 simultaneously, in the same process.例文帳に追加

少なくともＤＲＡＭ部及びロジック部のトランジスタのソース・ドレイン領域（１０）の全面及びゲート（６）表面に同一工程で同時にシリサイドを形成する。 - 特許庁

To improve the capacity of a network processor for moving data to a dynamic random access memory(DRAM) chip to be used for a computer system or moving data from the chip.例文帳に追加

コンピュータ・システムで使用されるダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）チップへデータへ移動し、また該チップからデータを移動するためのネットワーク・プロセッサの能力をいくつかの点で高める。 - 特許庁

To provide a DRAM which is provided with an auto-pre-charge function simulating a SRAM and which can read out data with a page mode or a burst mode.例文帳に追加

本発明は、ＳＲＡＭを模擬するオートプリチャージ機能を備え、ページモード及びバーストモードでデータを読み出すことが可能なＤＲＡＭを提供することを目的とする。 - 特許庁

The resolution converter 8 converts the resolution of the received image so that the size of the image is required for display on an image display device 3 and writes the converted image back to the DRAM 4.例文帳に追加

解像度変換装置８は入力された画像を画像表示装置３で表示するのに必要な大きさの画像に解像度変換し、ＤＲＡＭ４に書き戻す。 - 特許庁

To allow the use of a general DRAM as a data memory part in an image processor of SIMD(single instruction multiple data) structure to reduce the cost and improve the computing speed.例文帳に追加

ＳＩＭＤ構成の画像処理プロセッサで、データメモリ部として汎用のＤＲＡＭを使うことができ、コストの低減が図れるようにし、演算速度の向上を図れるようにする。 - 特許庁

An impurity is then implanted in the first region to form a logical region 100, and an impurity is implanted in the second region for forming a DRAM region 101.例文帳に追加

次に、第１の領域に不純物を注入して論理領域１００を形成し、第２領域に不純物を注入してＤＲＡＭ領域１０１を形成する。 - 特許庁

To provide a semiconductor device of DRAM mixed loading which can improve the performance of a transistor for a memory by preventing the resistance of a diffused resistor from being raised, and to provide a method for manufacturing the same.例文帳に追加

拡散抵抗の高抵抗化を防止し、メモリ用トランジスタの性能向上が図れるＤＲＡＭ混載の半導体装置及びその製造方法を提供する。 - 特許庁

To provide a DRAM cell which eliminates critical photolithorgraphic fabrication steps by merging stacked capacitor construction with electrical contacts, and to provide a method of fabrication thereof.例文帳に追加

スタック型キャパシタ構成と電気コンタクトを合体させることによって、クリティカルなフォトリソグラフィ製作ステップが不要になったＤＲＡＭセルおよび製作方法を提供すること。 - 特許庁

To provide an information processor, capable of reading data out of an asynchronous DRAM corresponding to the drive clock signal of a high frequency in spite of fluctuations in the operating environment.例文帳に追加

動作環境の変動に係らず、高周波数の駆動クロック信号によって同期式ＤＲＡＭからデータを読み出すことができる情報処理装置を提供する。 - 特許庁

The FeRAM is a memory which utilizes the polarizing operation of ferrodielectric and operates similarly to a DRAM and even hen a power source is turned off, recorded data are held.例文帳に追加

ＦｅＲＡＭは、強誘電体の分極作用を利用したメモリであり、通常は、ＤＲＡＭと同様に動作し、電源がオフになっても記録されたデータは保持される。 - 特許庁

N-MOS transistors each of which has an impedance of two to eight times of the characteristic impedance of the communication path in a memory device such as a DRAM or an SDRAM are provided in the memory device.例文帳に追加

メモリデバイス、例えばＤＲＡＭまたはＳＤＲＡＭにおける伝送パスの特性インピーダンスの２倍〜８倍のインピーダンスを有するＮ−ＭＯＳトランジスタがメモリデバイスに設けられる。 - 特許庁

A memory controller 5 converts the number of pixels of a photographed image of a CCD 2 and applies joint photographic experts group JPEG compression to the image, a DRAM 9 stores it or an external storage medium 11 records the image.例文帳に追加

ＣＣＤ２の撮影画像の画素数をメモリコントローラ５により変換し、さらに、ＪＰＥＧ圧縮し、ＤＲＡＭ９に取り込み、また、外部記憶媒体１１に記録する。 - 特許庁

To solve a problem that the satisfaction of a high dielectric constant, a small leakage current and a temperature depending property for the same is required by a capacitance insulating film employed for the capacitor of a DRAM (dynamic random access memory).例文帳に追加

ＤＲＡＭのキャパシタに用いられる容量絶縁膜には高い誘電率と共に小さいリーク電流およびその温度依存性を満たすことが要求される。 - 特許庁

The present invention provides an on-chip circuit and a testing method which evaluate transistor electric charge transfer performance and electric charge storage capability of a DRAM cell in an real operating environment.例文帳に追加

本発明は、実動作環境におけるＤＲＡＭセルのトランジスタ電荷転送性能および電荷保持能力を評価するオン・チップ回路およびテスト方法を提供する。 - 特許庁

During a test of the circuit 11, the circuit 14 is bypassed using a bypass wiring 16 and the data to be not demodulated are directly transferred to the DRAM 20.例文帳に追加

リードチャネル回路１１のテスト時には、バイパス配線１６を用いて８−１６復調回路１４をバイパスし、復調されないデータを直接ＤＲＡＭ２０に転送する。 - 特許庁

To measure a transistor itself on an actual device without using measurement TEG in measurement of a transistor of a differential type sense amplifier incorporated in a DRAM or the like.例文帳に追加

ＤＲＡＭ等に内蔵される差動型センスアンプのトランジスタ特性の測定において測定ＴＥＧを用いるのではなく、実デバイス上のトランジスタ自体を測定する。 - 特許庁

A voltage sampling unit 111 measures a voltage supplied to an image processor connected to the voltage recording device 1 in predetermined cycles and writes a voltage value to a DRAM 102.例文帳に追加

電圧サンプリング部１１１は、電圧記録装置１と接続された画像処理装置に供給される電圧を所定の周期で測定し、ＤＲＡＭ１０２に書き込む。 - 特許庁

To reduce current consumption at a low temperature by changing a self-refresh cycle of DRAM, depending on the temperature dependency of the pause characteristic.例文帳に追加

本発明は、ＤＲＡＭのセルフリフレッシュ周期をポーズ特性の温度依存性に応じて変化させることで、低温時における消費電流を削減することを特徴とする。 - 特許庁

To surely form a fine DRAM concerning a production method for a semiconductor device having a contact hole to be formed in the manner of self-matching.例文帳に追加

本発明は自己整合的に形成されるコンタクトホールを有する半導体装置の製造方法に関し、微細なＤＲＡＭを確実に形成することを目的とする。 - 特許庁

To provide a dielectric film which can secure crystallinity sufficient for obtaining a high dielectric constant even when the dielectric film is thinned up to film thickness allowed to be applied to a capacitor of a DRAM cell.例文帳に追加

ＤＲＡＭセルのキャパシタに適用できる膜厚まで薄膜化しても、高い誘電率を得るのに十分な結晶性を確保する誘電体膜を提供する。 - 特許庁

To provide a semiconductor device that can establish both high switching characteristic in a grooved gate transistor constituting a DRAM cell transistor and high-speed performance of a device.例文帳に追加

ＤＲＡＭのセルトランジスタを構成する溝型ゲートトランジスタにおける良好なスイッチング特性と、デバイスの高速パフォーマンスとを両立させる半導体装置を提供する。 - 特許庁

A switch processor 121 comprises: an SRAM/CAM 122 which stores registration data including routing information for packet transmission; and a DRAM 123 which stores packet data.例文帳に追加

スイッチプロセッサ１２１内には、パケット転送用の経路情報を含む登録データ記憶するＳＲＡＭ／ＣＡＭ１２２と、パケットデータを記憶するＤＲＡＭ１２３とが設けられる。 - 特許庁

Voltage coupling/decoupling devices 134 and 144 are provided within DRAM devices for improving the bias sensing of sense amplifiers and thus the refresh performance.例文帳に追加

電圧の結合／減結合デバイス１３４，１４４が、ＤＲＡＭデバイス内に提供されることにより、センス増幅器のバイアスセンシングを改良し、よって、リフレッシュ性能を改良する。 - 特許庁

To provide a DRAM package having a layout in which a DQ wiring is sandwiched by a VDDQ wiring and a VSSQ wiring, and a method of manufacturing the same.例文帳に追加

ＤＱ配線をＶＤＤＱ配線及びＶＳＳＱ配線で挟んでなるレイアウトを有するＤＲＡＭパッケージ及びそれを製造する方法を提供すること。 - 特許庁

The 2nd SDRAM is in a standby state while setting row and column addresses to the 2nd synchronous DRAM before data are transferred and provides an output of a ready signal.例文帳に追加

第２のＳＤＲＡＭは、データが転送されてくる前に当該第２のシンクロナスＤＲＡＭの行アドレスと列アドレスを設定した状態で待機し、レディ信号を出力する。 - 特許庁