「dRAM」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

Then, user data 22 of the NAND type flash memory 13 are copied to a DRAM, and a main program is executed by the main CPU.例文帳に追加

そして、ＮＡＮＤ型フラッシュメモリ１３のユーザデータ２２をＤＲＡＭへコピーして、メインＣＰＵがメインプログラムを実行する。 - 特許庁

To provide a semiconductor device such as a DRAM wherein a contact window is formed in a conductive layer different in height from a substrate.例文帳に追加

基板からの高さが異なる導電層に、コンタクト窓を形成するＤＲＡＭ等の半導体装置を提供する。 - 特許庁

After error correction is completed, data from the SRAM 5 are descrambled by a descramble circuit 8 and transferred to the DRAM 4.例文帳に追加

誤り訂正完了後、ＳＲＡＭ５からデータがデスクランブル回路８によりデスクランブルされてＤＲＡＭ４に転送される。 - 特許庁

This device 10 is a semiconductor device composed of a MOSFET and a DRAM memory cell having a capacity element.例文帳に追加

本半導体装置１０は、ＭＯＳＦＥＴと、容量素子とを備えたＤＲＡＭメモリセルを有する半導体装置である。 - 特許庁

Image data in a DRAM are preserved in a flash memory with the file name settled in the step S103 (step S110).例文帳に追加

次に、ＤＲＡＭ内の画像データを、ステップＳ１０３で確定済のファイル名でフラッシュメモリに保存する（ステップＳ１１０）。 - 特許庁

The HDD 1 updates a segment table 243 in a DRAM 24, and also preserves it in the flash memory 25 at predetermined timing.例文帳に追加

ＨＤＤ１は、セグメント・テーブル２４３をＤＲＡＭ２４上で更新すると共に、所定タイミングでフラッシュ・メモリ２５に保存する。 - 特許庁

The received data processing part 24 deletes the data stored in the DRAM 21 if the data are not received completely.例文帳に追加

また、受信データ処理部２４は、データを全て受信しなかった場合に、ＤＲＡＭ２１に記憶されたデータを消去する。 - 特許庁

The BIOS is transferred from the FIFO buffer 26 to the DRAM in the execution order, and the BIOS is executed by the CPU.例文帳に追加

ＢＩＯＳは、実行順序にＦＩＦＯバッファ２６からＤＲＡＭに転送され、ＢＩＯＳがＣＰＵにより実行される。 - 特許庁

Depending on the circuit design of this SRAM cell, the sense amplifier of the DRAM is designed to have substantially the same configuration as the circuit of the SRAM.例文帳に追加

このＳＲＡＭセルの回路設計に応じて、ＤＲＡＭのセンスアンプを略同一構成となるよう設計する。 - 特許庁

A resistance produced by connecting a capacitive element of the DRAM and the semiconductor substrate by a plug can be optimized.例文帳に追加

また、ＤＲＡＭ部の容量素子と半導体基板とをプラグで接続することにより生じる抵抗を最適化する。 - 特許庁

To provide a RAM bus DRAM having a power saving function in which a setting time is short without being subject to restriction of a use time.例文帳に追加

使用時間の制限を受けなくてセッティング時間の早いパワーセーブ機能を有するランバスＤＲＡＭを提供する。 - 特許庁

Then, when the data of the DRAM 13 agrees with the data of the nonvolatile RAM 14, the normal motion is allowed.例文帳に追加

そして、このＤＲＡＭ１３のデータと不揮発ＲＡＭ１４のデータとが一致する場合には、通常動作を許可する。 - 特許庁

To provide a DRAM for relieving a memory cell having defective data holding property, without preparing a redundant memory cell area.例文帳に追加

データ保持特性が不良なメモリセルを、冗長メモリセル領域を設けることなく救済するＤＲＡＭを提供する。 - 特許庁

The first program for transmitting the data stores the data in the area, by using the DRAM at an optional time interval.例文帳に追加

データを送信する第１のプログラムは、任意の時間間隔でＲＤＭＡを用いてデータを上記領域に格納する。 - 特許庁

To control increase of silicon grains formed on a surface of a lower electrode in a capacitor for accumulating information in a DRAM.例文帳に追加

ＤＲＡＭの情報蓄積用容量素子の下部電極の表面に形成するシリコン粒の成長を制御する。 - 特許庁

In a first mode that the PLL circuit 120 operates, the first refresh controller 140 makes the refresh request to a DRAM controller 160.例文帳に追加

ＰＬＬ回路が動作する第１のモードでは、第１のリフレッシュコントローラがＤＲＡＭコントローラにリフレッシュ要求を行う。 - 特許庁

A dual port DRAM cell of a memory cell array circuit 110 has two ports and a bit line is connected to each of the ports.例文帳に追加

メモリセルアレイ回路１１０のデュアルポートＤＲＡＭセルは２つのポートを有し、各ポートにビット線が接続されている。 - 特許庁

Data read from a DRAM 10 are subjected to 8-16 modulation by a modulation circuit 110 and modulated to channel data.例文帳に追加

ＤＲＡＭ１０から読み出されたデータは、変調回路１１０にて８−１６変調がなされチャネルデータに変調される。 - 特許庁

A word line driver is provided for accessing a DRAM cell including a p-channel transistor 101 based on a conventional logic process.例文帳に追加

慣用のロジックプロセスによるｐチャネルトランジスタ１０１を含むＤＲＡＭセルにアクセスするためのワード線ドライバを提供する。 - 特許庁

Similarly, the DRAM 1 is configured so as to simultaneously start writing of the reference potential to the capacitor 32 and the capacitor 92.例文帳に追加

同様に、キャパシタ３２およびキャパシタ９２への参照電位の書込みが同時に開始されるように構成されている。 - 特許庁

These PCM data are read out of the hard disk 16, and are developed on a DRAM 21 and are sent to a FIFO buffer 23.例文帳に追加

このリニアＰＣＭデータを、ハードディスク１６から読み出し、ＤＲＡＭ２１上に展開して、ＦＩＦＯバッファ２３に送る。 - 特許庁

To provide a device to synchronize the output data and the data strobe signals of a double data rate (DDR) DRAM.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭ用の出力データ及びデータストローブ信号を同期化させるための装置を提供する。 - 特許庁

Based on the decode signals, the selector circuits S1 to S12 output selectively the data output from the DRAM macro 2.例文帳に追加

セレクタ回路Ｓ１〜Ｓ１２は、そのデコード信号に基づきＤＲＡＭマクロ２から出力されたデータを選択して出力する。 - 特許庁

To provide a data transmitter that uses a DRAM and performs interleave and error correction coding in a small circuit size.例文帳に追加

ＤＲＡＭを使用し、かつ小さい回路規模でインターリーブおよび誤り訂正符号化を行うデータ送信装置を提供する。 - 特許庁

Thus, short-circuiting between the storage nodes is prevented, and the stable characteristics and yield of a DRAM cell are obtained.例文帳に追加

これにより、ストレージノード間の短絡を防止することができ、安定なＤＲＡＭセルの特性及び収率を得ることができる。 - 特許庁

To provide a method for synchronizing output data of a double data rate (DDR) DRAM and a data strobe signal.例文帳に追加

ダブルデータレート（ＤＤＲ）ＤＲＡＭの出力データ及びデータストローブ信号を同期化させるための方法を提供する。 - 特許庁

RAM PROVIDED WITH LATENCY SYNCHRONIZED WITH MICROPROCESSOR AND SYSTEM PROVIDED WITH DATA PROCESSOR, SYNCHRONOUS DRAM, PERIPHERAL DEVICES AND SYSTEM CLOCK例文帳に追加

マイクロプロセッサと同期するレイテンシを備えたＲＡＭ、及びデ—タプロセッサ、シンクロナスＤＲＡＭ、周辺装置とシステムクロックを含むシステム - 特許庁

To provide digital rights management (DRAM) encryption and data protection for contents on a device without interactive authentication.例文帳に追加

対話式認証なしのデバイス上のコンテンツに関するデジタル権利管理（ＤＲＭ）暗号化および保護方法を提供する。 - 特許庁

To obtain a semiconductor integrated circuit device incorporating DRAM in which current consumption in a standby state can be suppressed appropriately.例文帳に追加

スタンバイ状態のときの消費電流を適切に抑制できるＤＲＡＭ搭載半導体集積回路装置を得る。 - 特許庁

To facilitate planarization by stabilizing a capacity of a DRAM and reducing the difference in height between a memory cell part and a peripheral circuit part.例文帳に追加

ＤＲＡＭの容量を安定化し、メモリセル部と周辺回路部の高低差を小さくして平坦化を容易にする。 - 特許庁

An access controller A_CONT generates the address for performing control of total operation of CHIP 2 and access to the DRAM.例文帳に追加

アクセスコントローラＡ＿ＣＯＮＴはＣＨＩＰ２全体動作の制御と、ＤＲＡＭへアクセスを行うためのアドレスを発生する。 - 特許庁

STRUCTURE AND PROCESS FOR 6F2 TRENCH CAPACITOR DRAM CELL HAVING VERTICAL MOSFET AND 3F BIT LINE PITCH例文帳に追加

垂直ＭＯＳＦＥＴおよび３Ｆビット線ピッチを備えた６Ｆ２トレンチ・キャパシタＤＲＡＭセルのための構造およびプロセス - 特許庁

Though not yet used in a product, IBM's amalgamation of SOI (silicon-on-insulator) and 0.15 um copper process makes embedded DRAMs feasible. 例文帳に追加

まだ製品には使われていないとはいえ, IBM社のSOIと0.15ミクロン銅配線技術の融合は, 埋め込み型DRAMを可能にする. - コンピューター用語辞典

Accordingly, the transmission data is not stored in the HDD and flash ROM but stored in the DRAM by the microcomputer.例文帳に追加

従って、上記送信データはＨＤＤ及びＦｌａｓｈＲＯＭではなくＤＲＡＭにマイクロコンピュータにより保存される。 - 特許庁

To efficiently reduce the unnecessary radiation of a frequency three times as much as that of a clock signal supplied to a synchronous DRAM.例文帳に追加

シンクロナスＤＲＡＭに供給されるクロック信号の３倍の周波数の不要輻射を効率良く低減させる。 - 特許庁

A ROM data area storing data read from a Flash ROM 3 is arranged in a DRAM 2.例文帳に追加

ＤＲＡＭ２には、ＦｌａｓｈＲＯＭ３から読み出されたデータが記録されたＲＯＭデータ用領域が設けられている。 - 特許庁

Preferably, the degree of integration of the DRAM is increased by also forming a switching transistor at part of the needle-like crystal 11.例文帳に追加

好ましくは、スイッチングトランジスタも針状結晶１１の一部に形成することにより、さらなる高集積化を行う。 - 特許庁

To re-size a captured image into a predetermined size to store it on an area different from the for the captured images on a DRAM (step 22), before moving to step S23 where a threshold is derived after the captured image is pasted on DRAM at a step S21.例文帳に追加

ステップＳ２１で、キャプチャ画像をＤＲＡＭにはりつけた後で、しきい値を導出するステップＳ２３に移行する前に、キャプチャ画像を決まった一定サイズにリサイズし、ＤＲＡＭ上に、キャプチャ画像の領域と別の領域に格納する（ステップＳ２２）。 - 特許庁

To increase operation speed of a synchronous DRAM, etc., and a system including this and to reduce power consumption by improving an output phase synchronous characteristic of a synchronous DRAM and the like having a double data rate mode and provided with a DLL circuit, and reducing its current consumption.例文帳に追加

ダブルデータレートモードを有しＤＬＬ回路を備えるシンクロナスＤＲＡＭ等の出力位相同期特性を改善し、その消費電流を低減して、シンクロナスＤＲＡＭ等及びこれを含むシステムの高速化及び低消費電力化を図る。 - 特許庁

A management table 16 manages a burst address space obtained by dividing an address space of the mounted cache memory by a burst length of a DRAM, and a completion flag showing completion or non-completion of the initialization processing of DRAM data in a burst address space unit.例文帳に追加

管理テーブル１６は、実装されたキャッシュメモリのアドレス空間をＤＲＡＭのバースト長で分割したバーストアドレス空間と、そのバーストアドレス空間単位でＤＲＡＭデータの初期化処理の完了又は未完了を示す完了フラグとを管理する。 - 特許庁

The DRAM stores the cross-reference table between the VAT updated at each occasion of update, addition, deletion or the like of a file and a directory and a logical address on the recording medium at which the virtual partition is started just before the main power supply of the digital still camera 1 is turned off.例文帳に追加

DRAMは、ファイルやディレクトリの更新、追加、削除等に伴ってその都度更新されるVATと仮想パーティションが開始される記録媒体上の論理アドレスとの対応テーブルをデジタルスチルカメラ１の主電源がオフになる直前まで記憶する。 - 特許庁

To achieve low electric power consumption and high-speed performance simultaneously while securing sufficient signal hold characteristics in the DRAM mixed-loading device, the semiconductor substrate of which a CMOS logic section and two or more DRAM sections different in use are loaded on.例文帳に追加

ＣＭＯＳロジック部と、用途の異なる複数のＤＲＡＭ部とを同一半導体基板上に混載したＤＲＡＭ混載デバイスにおいて、十分な信号保持特性を確保しながら低消費電力及び高速性能を同時に満足できるようにする。 - 特許庁

When receiving an access request from each device (a CPU 106, a print engine 102, a PC 103) to the DRAM (DDR_SDRAM 105), a printer controller 101 executes active processing, read/write processing and precharge processing for the DRAM according to the request.例文帳に追加

プリンタコントローラ１０１は、各デバイス（ＣＰＵ１０６、印刷エンジン１０２、ＰＣ１０３）からＤＲＡＭ（ＤＤＲ_ＳＤＲＡＭ１０５）へのアクセスの要求を受け付けたときに、その要求に応じて、アクティブ処理、リード／ライト処理、プリチャージ処理、をＤＲＡＭに対して実行する。 - 特許庁

In the case of testing the DRAM etc., after externally inputted writing data or incorporated pattern data are written, data for one row are read and compared with the writing data or externally inputted reference data to determine whether a device passes or fails.例文帳に追加

DRAM等のテストに際して、外部入力した書き込みデータあるいは内蔵したパターンデータを書き込んだ後、１行分のデータを読み出し、書き込みデータあるいは外部入力した参照データと比較することにより良否(Pass/Fail) 判定を行う。 - 特許庁

The apparatus is provided with a refresh circuit 8 in which performing of re-write processing of programming data by a programming data write-in circuit 7 is detected, refresh processing for a DRAM memory 9 is performed instead of a DRAM memory control circuit 3 of FGPA 1.例文帳に追加

プログラミングデータ書込み回路７によるプログラミングデータの再書込み処理の実施を検出すると、ＦＧＰＡ１のＤＲＡＭメモリ制御回路３の代わりに、ＤＲＡＭメモリ９に対するリフレッシュ処理を実施するリフレッシュ回路８を設ける。 - 特許庁