「delay analysis method」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

DELAY ANALYSIS PROGRAM, RECORDING MEDIUM WITH SAME PROGRAM RECORDED, DELAY ANALYSIS DEVICE, AND DELAY ANALYSIS METHOD例文帳に追加

遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置、および遅延解析方法 - 特許庁

CLOCK DELAY ANALYSIS DEVICE, CLOCK DELAY ANALYSIS METHOD, CLOCK DELAY ANALYSIS PROGRAM AND RECORDING MEDIUM例文帳に追加

クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 - 特許庁

DELAY ANALYSIS PROGRAM, RECORDING MEDIUM RECORDED WITH THIS PROGRAM, DELAY ANALYSIS METHOD AND DELAY ANALYSIS DEVICE例文帳に追加

遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析方法、および遅延解析装置 - 特許庁

CELL DELAY LIBRARY AND METHOD OF CREATING THE SAME, AND DELAY ANALYSIS METHOD例文帳に追加

セル遅延ライブラリとその作成方法、及び遅延解析方法 - 特許庁

DELAY ANALYSIS SUPPORT PROGRAM, MEDIUM RECORDING THE PROGRAM, DELAY ANALYSIS SUPPORT DEVICE, AND DELAY ANALYSIS SUPPORT METHOD例文帳に追加

遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法 - 特許庁

STATIC DELAY ANALYSIS PROCESSING METHOD, STATIC DELAY ANALYSIS PROCESSING PROGRAM RECORD MEDIUM AND STATIC DELAY ANALYSIS PROCESSING PROGRAM例文帳に追加

静的遅延解析処理方法，静的遅延解析処理プログラム記録媒体および静的遅延解析処理プログラム - 特許庁

DELAY FAILURE ANALYSIS METHOD AND ITS DEVICE例文帳に追加

ディレイ不良解析方法およびその装置 - 特許庁

DELAY ANALYSIS METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の遅延解析方法 - 特許庁

DELAY VARIATION ANALYSIS UNIT, AND DELAY VARIATION CALCULATION METHOD例文帳に追加

遅延ばらつき解析装置及び遅延ばらつき算出方法 - 特許庁

DELAY ANALYSIS RESULT DISPLAY PROGRAM, RECORDING MEDIUM RECORDING THIS PROGRAM, DELAY ANALYSIS RESULT DISPLAY DEVICE AND DELAY ANALYSIS RESULT DISPLAY METHOD例文帳に追加

遅延解析結果表示プログラム、該プログラムを記録した記録媒体、遅延解析結果表示装置および遅延解析結果表示方法 - 特許庁

DELAY ANALYSIS PROGRAM, RECORDING MEDIUM RECORDING SAME PROGRAM, AND DELAY ANALYSIS DEVICE AND METHOD例文帳に追加

遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法 - 特許庁

APPARATUS AND METHOD FOR INTRA-CELL DELAY TIME ANALYSIS例文帳に追加

セル間遅延時間を分析するための装置及び方法 - 特許庁

DELAY CALCULATION METHOD, TIMING ANALYSIS METHOD, APPROXIMATION METHOD OF NETWORK OF CALCULATION OBJECT, AND DELAY CONTROL METHOD例文帳に追加

遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法 - 特許庁

METHOD OF DELAY CALCULATION IN INTEGRATED CIRCUIT, TIMING ANALYSIS SYSTEM, AND DELAY CALCULATION PROGRAM例文帳に追加

集積回路の遅延時間計算方法及びタイミング解析システム、遅延時間計算プログラム - 特許庁

ANALYSIS INFORMATION SAMPLING DEVICE OF DATABASE ACCESS DELAY, ANALYSIS INFORMATION SAMPLING METHOD, AND PROGRAM例文帳に追加

データベース・アクセス遅延の解析情報採取装置、解析情報採取方法およびプログラム - 特許庁

METHOD FOR CALCULATING DELAY TIME IN INTEGRATED CIRCUIT, AND TIMING ANALYSIS SYSTEM USING THE SAME, AND PROGRAM FOR CALCULATING DELAY TIME例文帳に追加

集積回路の遅延時間計算方法及びタイミング解析システム、遅延時間計算プログラム - 特許庁

METHOD FOR GENERATING INPUT PATTERN FOR DELAY CHARACTERISTIC ANALYSIS OF SEMICONDUCTOR CIRCUIT例文帳に追加

半導体回路の遅延特性解析のための入力パターン生成方法 - 特許庁

To provide a method for achieving delay analysis using a high-accuracy clock skew.例文帳に追加

精度の良いクロックスキューを用いた遅延解析を実現する方法を提供する。 - 特許庁

To provide an input pattern generating method for delay characteristic analysis of semiconductor circuits which enables speedup of maximum delay characteristic analysis of semiconductor circuits.例文帳に追加

半導体回路の最大遅延特性解析の高速化を図ることができるようにした半導体回路の遅延特性解析のための入力パターン生成方法を提供する。 - 特許庁

To provide a delay distributing method for shortening a timing analysis executing time, reducing memory usage, and accurately conducting delay distribution.例文帳に追加

タイミング解析実行時間の短縮、メモリ使用量の減少、及び正確な遅延分配が可能となる遅延分配方法を提供する。 - 特許庁

To provide a content characteristic analysis apparatus, method, and program capable of obtaining an analysis result associated with delay fluctuations in a way of clarifying the effect on the user's bodily sensation quality under an in-service environment.例文帳に追加

ユーザ体感品質に対する影響が明確になるような遅延揺らぎに関する分析結果を、インサービス環境下において得る。 - 特許庁

As a delay wave analysis method, ESPIT method is adopted, and delay wave information 112 is obtained by using the fluctuation calculation result Sa by each subcarrier (1,..., n).例文帳に追加

遅延波解析方法としては、ＥＳＰＲＩＴ法が採用され、サブキャリア（１…ｎ）毎における変動量計算結果Ｓａを用いて遅延波情報１１２を求める。 - 特許庁

To provide a timing analysis method and a timing analysis program, capable of executing timing analysis in a short time while maintaining the estimation accuracy high for the delay information about actual wiring.例文帳に追加

実配線の遅延情報の見積もり精度を高く維持したまま短時間でタイミング解析を行なうことができるタイミング解析方法およびタイミング解析プログラムを提供する。 - 特許庁

To provide a timing analyzer and timing analyzing method capable of accurately performing delay distribution analysis.例文帳に追加

精度良く遅延分布解析を行うことができるタイミング解析装置及びタイミング解析方法を提供すること。 - 特許庁

According to the result of characteristic value analysis, selected is the MUSIC Method when separation into the plurality of delay profiles is possible or a pass detecting method based upon the shape of the delay profile when not.例文帳に追加

固有値解析の結果、複数の遅延プロファイルに分離できる場合はＭＵＳＩＣ法を、分離できない場合には遅延プロファイルの形状に基づくパス検出方法を選択する。 - 特許庁

To provide a delay analysis method of a semiconductor integrated circuit, which shortens processing time of a computer while having high accuracy which is nearly equal to that of delay computation in consideration of DPSN.例文帳に追加

DPSNを考慮した遅延計算と同程度の高い精度を持ちながら、コンピュータの処理時間を短縮した半導体集積回路の遅延解析方法を提供する。 - 特許庁

To provide a circuit analysis method, circuit analysis program, and circuit simulation device capable of accurately calculating the delay time of a signal in a circuit to be measured.例文帳に追加

測定対象回路における信号の遅延時間を精度良く計算することができる回路解析方法、回路解析プログラム、及び回路シミュレーション装置を提供することにある。 - 特許庁

To provide a semiconductor integrated circuit where an operational timing failure can be avoided by a method wherein a circuit design is carried out by Raking advantage of a delay time of a RAM, and a timing analysis is carried out by using the delay time or by taking delay times of other components other than the RAM into consideration.例文帳に追加

ＲＡＭ及び該ＲＡＭの記憶素子をビット単位で利用する論理回路を有する半導体集積回路及びその設計方法において、タイミング不良を回避し、必要な動作速度を達成する。 - 特許庁

To provide a delay analysis method of an integrated circuit that enables finding of delay condition violation expressing after clock tree synthesis during delay analysis in an ideal clock mode before clock tree synthesis, and enables reduction of the design man-hour when the delay condition violation expressing after clock tree synthesis is included in design data before the clock tree synthesis.例文帳に追加

クロックツリー合成前の理想クロックモードでの遅延解析時に、クロックツリー合成後に発現する遅延条件違反を発見できるようにし、クロックツリー合成前の設計データにクロックツリー合成後に発現する遅延条件違反が含まれている場合の設計工数を低減化できるようにした集積回路の遅延解析方法を提供する。 - 特許庁

A delay analysis method includes: a step of extracting, from a storage device, a delay value of a reconfiguration path used for controlling change in the circuit surface of a dynamic reconfigurable device; and a step of calculating the delay value of a data path in the circuit surface in consideration of the delay value of the reconfiguration path.例文帳に追加

遅延解析方法は、動的再構成デバイスの回路面の変更を制御するための再構成パスにおける遅延値を記憶装置から抽出するステップと、再構成パスの遅延値を考慮して回路面におけるデータパスの遅延値を算出するステップとを具備する。 - 特許庁

To provide a system and a method for statistical or a probabilistic static timing analysis of a digital circuit, taking into account a statistical delay variation.例文帳に追加

統計的な遅延変動を考慮した、デジタル回路の統計的または確率的な静的タイミング解析のためのシステムおよび方法を提供すること。 - 特許庁

To provide a delay profile measurement method and apparatus capable of enhancing the analysis accuracy of a radio wave receiving state and a radio wave propagation state by increasing the resolution of a delay profile with respect to the measurement of the delay profile of a terrestrial digital broadcast wave.例文帳に追加

地上デジタル放送波の遅延プロファイルの測定に関し、遅延プロファイルの解像度を上げることにより、電波受信状況や電波伝搬状況の解析精度を向上させることが可能な遅延プロファイル測定方法及び装置を提供する。 - 特許庁

To provide a monitoring method for accurately estimating in advance the dispersion of electrical characteristics or circuit delay characteristics of the semiconductor device while utilizing RSF-based analysis.例文帳に追加

ＲＳＦによる解析手法を利用しつつ，半導体装置の電気特性や回路遅延特性のバラツキを正確に前もって見積もるためのモニタリング方法を提供する。 - 特許庁

To provide a semiconductor evaluation device, its method, and a program, which acquires internal delay information of an LSI without using a special circuit, and enables process monitoring, failure analysis and quality determination.例文帳に追加

特別な回路を使用せず、ＬＳＩの内部遅延情報を取得し、プロセスモニタ、不良解析、良否判定を可能とする半導体評価装置およびその方法、並びにプログラムを提供する。 - 特許庁

To provide a semiconductor integrated circuit having a test response analysis circuit, capable of controlling increase in area and increase in the data required for the test, and to provide a method for testing delay fault which uses the circuit.例文帳に追加

本発明は、面積の増大を抑え、テストに必要なデータの増大も抑えることが可能なテスト応答解析回路を有する半導体集積回路及びそれを用いた遅延故障テスト方法を提供する。 - 特許庁

To provide a method that can measure a response time of the entire network even in a large-scale network system and collect operational information of a cause part by narrowing down the cause part when delay occurs about a network system performance fault analysis supporting method.例文帳に追加

ネットワークシステム性能障害分析支援方法に関し、大規模なネットワークシステムにおいても、ネットワーク全体における応答時間の測定を可能にし、遅延発生時に原因部位を絞り込み、当該部位の稼動情報を収集することを可能にする方法を提供する。 - 特許庁

To provide a flow quality evaluation method and its system employing a frequency stability analysis that uses only data measured at one point in a packet network so as to estimate and evaluate the variance in a packet one-way transfer delay time.例文帳に追加

パケットネットワークにおいて、１地点で測定したデータのみを用いて、パケット片道転送遅延時間の分散を推定、評価することができる周波数安定度解析を用いたフロー品質評価方法およびその装置を提供することを目的とするものである。 - 特許庁

A re-convergence path detecting method includes (A) implementing a static timing analysis associated with a pair of a clock terminal and a register included in the design circuit and calculating a maximum and a minimum of clock delay from the clock terminal to the register, and (B) comparing the calculated maximum and minimum with each other to decide whether there is a re-convergence path between the clock terminal and register.例文帳に追加

再収斂パス検出方法は、（Ａ）設計回路に含まれるクロック端子とレジスタのペアに関して静的タイミング解析を実行し、クロック端子からレジスタへのクロック遅延の最小値及び最大値を算出することと、（Ｂ）算出された最小値と最大値とを比較することにより、クロック端子とレジスタとの間の再収斂パスの有無を判定することと、を含む。 - 特許庁