「delay difference」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a switching element driving circuit which can minimize a difference in delay quantity between a switch having a largest delay quantity and a switch having a smallest delay quantity, at a timing when a plurality of MOS analog switches connected with the same signal wiring are disconnected.例文帳に追加

同一の信号配線に接続される複数のＭＯＳアナログスイッチが切断されるタイミングの遅延量が最も大きいスイッチと遅延量が最も小さいスイッチの遅延差を小さくするスイッチング素子駆動回路を提供する。 - 特許庁

The light delay interference circuit 2 demultiplexes phase-modulated WDM signal light and multiplexes the light after giving a delay difference, so as to perform conversion into intensity-modulated WDM signal light.例文帳に追加

光遅延干渉回路２は、位相変調されたＷＤＭ信号光を分波し、遅延差を与えた後に合波することにより、強度変調されたＷＤＭ信号光に変換する。 - 特許庁

Furthermore, the electrical compensation section electrically compensates a residual group delay difference between the vertically and horizontally polarized waves of the received light and is configured with delay circuits 14a, 14b.例文帳に追加

また電気的補償部は、入力光の垂直及び水平偏波の残留群遅延差を電気的に補償するものであり、遅延回路１４ａ、１４ｂを有して構成される。 - 特許庁

In the data receiver, a delay offset time calculation part 35 calculates a calculated delay offset time PREΔTDO based on a maximum value in difference values totalized in a predetermined certain period.例文帳に追加

遅延オフセット時間算出部３５は、予め定めた一定期間内に集計した差分値における最大値に基づき、算出遅延オフセット時間ＰＲＥΔＴＤＯを算出する。 - 特許庁

To provide a pulse signal delay circuit capable of maintaining a duty ratio and accurately delaying an input pulse signal by a constant delay time so as to drive an LED circuit precisely with a time difference.例文帳に追加

ＬＥＤ回路を精度良く時差駆動できるように、デューティー比を維持して入力パルス信号を一定の遅延時間で正確に遅延可能なパルス信号遅延回路を提供する。 - 特許庁

Moreover, the generated clock signal is sent out as a feedback signal FB to the upstream side unit through a delay circuit 345 of which a delay amount is controlled according to a phase difference from the picture data.例文帳に追加

また、生成されたクロック信号は、画像データとの位相差によって遅延量が制御される遅延回路３４５を経て上流側装置へフィードバック信号ＦＢとして送出される。 - 特許庁

To provide a semiconductor device capable of judging whether a subtle difference in delay time to be provided by delay circuits is within a standard value, and to provide a method of inspecting the semiconductor device.例文帳に追加

遅延回路により与えられる微小な遅延時間値が規格値内であるか否かを判断することが可能な半導体装置および半導体装置の検査方法を提供すること。 - 特許庁

A delay unit 5 provides a delay amount corresponding to a time required for the gradation conversion unit 400 to convert the color difference data of the received portrait image data.例文帳に追加

また、上記入力された人物画像データの色差データを上記階調変換器４００で階調特性を変換するのに要する時間に対応した遅延量を遅延器５により与える。 - 特許庁

A voltage supplied to the delay interferometer may be controlled so that a difference between a positive phase signal optical intensity and an opposite phase signal optical intensity of the delay interferometer becomes largest.例文帳に追加

また、遅延干渉計の正相信号光強度と逆相信号光強度との差が最大になるように、遅延干渉計に供給される電圧を制御してもよい。 - 特許庁

A peak level of an incoming signal IN is detected at the timing which is late for a peak detecting part 11 by a delay peak detecting part 13 so that a peak difference PLD between a delay peak level DPL and a peak level PL may be detected by a peak difference detecting part 15.例文帳に追加

遅延ピーク検出部１３によって、ピーク検出部１１よりも遅れたタイミングで入力信号ＩＮのピークレベルを検出し、遅延ピークレベルＤＰＬとピークレベルＰＬとのピーク差ＰＬＤをピーク差分検出部１５で検出する。 - 特許庁

Based on a difference between the phase of system clocks (SCLK, HSCLK, CK) and the phase of the data strobe signal DQS, the delay detection circuit 18 creates phase difference data P indicating the transmission delay, and supplies the data to the system clock synchronizing circuit 19.例文帳に追加

遅延検出回路（１８）は、システムクロック（ＳＣＬＫ、ＨＳＣＬＫ、ＣＫ）の位相とデータストローブ信号（ＤＱＳ）の位相との差に基づいて伝達遅延を示す位相差データ（Ｐ）を生成してシステムクロック同期化回路（１９）に供給する。 - 特許庁

The internal analog PLL circuit 3 receives the reference clock delay signal 12 and the feedback delay signal 14 and controls the phase of an output clock signal 16 so as to make the phase difference between them to be a stationary phase difference.例文帳に追加

内部アナログＰＬＬ回路３は、基準クロック遅延信号１２とフィードバック遅延信号１４を入力して、その位相差が内部アナログＰＬＬ回路３のもつ定常位相誤差となるように出力クロック信号１６の位相を制御する。 - 特許庁

A difference between an ignition timing delay quantity θG1 detected in a period for forcibly stopping the exhaust recirculation by the EGR device 44 and an ignition timing delay quantity θG2 detected in an operation period of the EGR device 44, is calculated as a difference ΔθG in an ignition timing delay quantity caused by the abnormality of the EGR device 44.例文帳に追加

ＥＧＲ装置４４による排気還流を強制的に停止させた期間に検出される点火時期遅角量θＧ１と、ＥＧＲ装置４４の稼動期間に検出される点火時期遅角量θＧ２の差分をＥＧＲ装置４４の異常に起因する点火時期遅角量の差分ΔθＧとして算出する。 - 特許庁

The delay locked loop device includes: the delay locked loop including a duty cycle compensator for receiving first and second clocks; and a reset control block for resetting the delay locked loop if a phase difference between the first and second clocks is over a predetermined amount after the delay locked loop achieves a delay locking state.例文帳に追加

第１クロックと第２クロックとをそれぞれ受信するデューティサイクル補償部を有する遅延固定ループと、クロックのロック後の電源電圧の変動に応じて前記第１クロック及び第２クロックの位相差が予定された遅延値以上の場合、前記遅延固定ループをリセットするリセット制御部とを備える遅延固定ループ装置を提供する。 - 特許庁

An integrating circuit 16 integrates the signal (c) to output a signal (d) proportional to the phase difference into a delay circuit 17.例文帳に追加

積分回路１６は、信号ｃを積分することにより、位相差に比例した信号ｄを遅延回路１７に出力する。 - 特許庁

The delay control circuit 22 outputs a control signal for adjusting the phase of the reference clock signal on the basis of a signal with phase difference.例文帳に追加

遅延制御回路２２は、位差の信号を基に、基準クロック信号の位相を調整する制御信号を出力する。 - 特許庁

A calculation processing part 110 calculates difference between the first extracted time stamp and the second time stamp as the protocol delay.例文帳に追加

算出処理部１１０は、抽出された第１のタイムスタンプと第２のタイムスタンプとの差分を、プロトコル遅延として算出する。 - 特許庁

To reduce dead time equivalent to a difference of on/off delay time of an insulation transfer circuit without increasing the size and cost of an inverter.例文帳に追加

インバータのサイズ・コストの増大を招くことなく、絶縁伝達回路のオン・オフ遅延時間差に相当するデッドタイムを低減する。 - 特許庁

To provide an orthogonal modulator that can compensate a difference of a delay time between I and Q components with a simple configuration.例文帳に追加

簡単な構成でＩ成分及びＱ成分の遅延時間の差を補償することが可能な直交変調器を実現する。 - 特許庁

To reduce a delay due to a difference in wiring lengths of a clock near an input/output buffer performing a high speed operation.例文帳に追加

高速な動作を行う入出力バッファ近辺において、クロックの配線長に差があることによる遅延を低減する。 - 特許庁

The pulse for the position data is more aggressively delayed than the pulse for the measuring head by time difference through a delay circuit 15 and is outputted.例文帳に追加

位置データ用パルスを、測定ヘッド用パルスよりも、時間差だけ遅延回路１５により積極的に遅らせて出力する。 - 特許庁

Further, the band of the group is set in accordance with a delay spread of a propagation path to reduce a power difference between sub carriers in the group.例文帳に追加

また、伝播路の遅延広がりに応じてグループの帯域を設定して、グループ内のサブキャリア間の電力差を小さくする。 - 特許庁

The phase difference between a page synchronizing signal and a main scanning synchronizing signal is finely corrected by a delay adjuster 240 using 8-bit FIFO memories.例文帳に追加

また、ページ同期信号と主走査同期信号との位相差を８ビットFIFOメモリを用いた遅延調整器240 で細かく補正する。 - 特許庁

By monitoring a delay (phase) difference Δτ between transmitted two tone signals, an absolute value and a code of the wavelength dispersion are monitored.例文帳に追加

伝送後の二つのトーン信号の遅延（位相）差Δτをモニタすることによって、波長分散の絶対値と符号とをモニタする。 - 特許庁

The output buffer 450 outputs a delay clock CLKD without deviation in the duty due to a difference from a gate load to a terminal 455.例文帳に追加

出力バッファ４５０は、ゲート負荷の違いによるデューティずれのない遅延クロックＣＬＫＤを端子４５５へ出力する。 - 特許庁

To receive information from a low-order layer to a high-order layer without delay by reducing the difference of a processing speed between hierarchies.例文帳に追加

階層間の処理速度の違いを可及的に軽減することで、上位層で下位層からの情報を遅延なく受信する。 - 特許庁

The video signal formed only by replacing color difference is obtained by combination of the color difference signal to be outputted from the selector circuit 140 and a luminance signal delayed by a delay circuit 170 if necessary (in accordance with processing time of the color difference signal).例文帳に追加

セレクタ回路１４０から出力される色差信号と、必要に応じて（色差信号の処理時間に合わせて）、遅延回路１７０により遅延された輝度信号との組み合わせにより、色差のみを入れ替えた映像信号を得る。 - 特許庁

The difference between the inherent sample delay time and the desired delay time is saved and inserted by the interface electronics during position measurement such that the calibrated sample time is consistently the desired sample delay time.例文帳に追加

この内在するサンプリング遅延時間と望ましい遅延時間の間の差が保存され、位置測定の間にインターフェース・エレクトロニクスによってそれが挿入されて、その結果、補正後のサンプリング遅延時間と望ましい遅延時間の一貫性が得られる。 - 特許庁

When the remote release delay time T1 is larger, the time difference Ta is set similarly, a remote release signal is outputted and after the lapse of the time difference Ta, an X contact signal is turned on.例文帳に追加

リモートレリーズ遅延時間Ｔ１が大きければ同様に時間差Ｔａをセットして、リモートレリーズ信号を出力し、時間差Ｔａの経過後にＸ接点信号をＯＮする。 - 特許庁

To provide a complementary signal generating circuit capable of decreasing a slew rate difference and a delay difference between a common-mode signal and a reverse-phase signal and reducing the effect due to variance in manufacturing.例文帳に追加

同相信号と逆相信号とのスルーレート差や遅延差を低減するとともに、製造ばらつきによる影響を低減できる相補信号生成回路を提供することができる。 - 特許庁

A 1-symbol delay circuit 10 and a phase difference detection circuit 11 detect a phase difference component "c" between symbols in each time slot of an inverse spread signal "a" of a received signal.例文帳に追加

１シンボル遅延回路１０と位相差分検出回路１１とにより、受信信号の逆拡散信号ａの各タイムスロットにおいて、各シンボル間の位相差分ｃが検出される。 - 特許庁

Namely, the transmission standard S1 and delay indicating value Td1 are corrected with a phase difference PD, or the transmission standard S1 and reception standard R1 are corrected with the phase difference PD.例文帳に追加

すなわち、送信基準Ｓ１と遅延指示値Ｔｄ１を位相差ＰＤにより修正するか、または送信基準Ｓ１と受信基準Ｒ１を位相差ＰＤにより修正する。 - 特許庁

A phase difference detection circuit 12 detects a phase difference between the carrier outputted from the AC/TMCC carrier selection circuit 10 and the carrier of one symbol before which is outputted from the delay memory 11.例文帳に追加

位相差検出回路１２でＡＣ・ＴＭＣＣキャリア選択回路１０から出力されるキャリアと遅延メモリ１１から出力される１シンボル前のキャリアとの位相差を検出する。 - 特許庁

A timing discrimination section 107 finds a timing difference between the UW detection timing and preset reference reception timing, and creates delay information from the found timing difference.例文帳に追加

タイミング判別部１０７は、ＵＷを検出したタイミングとあらかじめ設定されている基準受信タイミングとのタイミング差を求め、求めたタイミング差より遅延情報を作成する。 - 特許庁

To provide a signal transmission device for a semiconductor memory element, in which signal transmission delay difference, generated due to the difference in distance from a control signal generating section, can be reduced.例文帳に追加

制御信号発生部からの距離の差に応じて発生する信号伝達遅延差を低減することができる半導体メモリ素子の信号伝達制御装置を提供すること。 - 特許庁

A phase difference output section 14 uniquely estimates a phase difference between the reference signals RF0-RF4 and the reception signal RV on the basis of power values of the delay discrimination signals SD1-SD4 and generates a phase difference signal PH with a power value corresponding to the estimated phase difference.例文帳に追加

位相差出力部１４は、遅延弁別信号ＳＤ１〜ＳＤ４の電力値に基づいて、参照信号ＲＦ０〜ＲＦ４と受信信号ＲＶとの間の位相差を一意に推定し、推定した位相差に応じた電力値を有する位相差信号ＰＨを生成する。 - 特許庁

There is a difference between a time required for sensing the perspiration by the recorder (delay time from the starting time of stimulating) and a time required for sensing the perspiration by the GSR (delay time from the starting time of stimulating), and this difference can be regarded as the working time of the perspiration glands.例文帳に追加

発汗記録装置が発汗を検知するまでの時間（刺激開始時間からの遅延時間）とＧＳＲが発汗を検知するまでの時間（刺激開始時間からの遅延時間）とでは時間的な差があり、この差の値は汗腺の作動時間と見なすことができる。 - 特許庁

To determine the offset data, the test data can be written to the test track with a write clock calibration delay set to zero, the test data can then be read from the test track and the first difference can be subtracted from the second difference to determine the offset value for the write clock calibration delay.例文帳に追加

オフセット値を決定するには、書込みクロック較正遅延を０に設定してテスト・データをテスト・トラックに書き込み、次いで、テスト・データをテスト・トラックから読み取り、第２の差から第１の差を引いて、書込みクロック較正遅延のオフセット値を決定すればよい。 - 特許庁

To provide a delay locked loop device, capable of a duty cycle compensation (DCC), in which problems in the operation of a delay locked loop are solved by resetting the delay locked loop if a phase difference between rising and falling clocks of DCC is over specific delay, in response to a change in a power supply voltage, after locking.例文帳に追加

ＤＣＣを可能とする遅延固定ループにおいて、ロックの後、電源電圧値の変化に応じ、ＤＣＣの立ち上がりクロック及び立ち下がりクロックの位相差が特定遅延以上となるとき、遅延固定ループをリセットするようにし、遅延固定ループの動作上の問題を解決する遅延固定ループ装置を提供を課題とする。 - 特許庁

The phase adjustment circuit is provided with a variable delay circuit 10 that generates a delayed clock pulse (DCLK) by delaying a clock pulse (CLK) signal and with a delay adjustment circuit 20 that adjusts a delay of the variable delay circuit 10 depending on a result of measurement of a phase difference between the CLK signal and the DCLK signal.例文帳に追加

クロックパルス（ＣＬＫ）信号を遅延させてなる遅延クロックパルス（ＤＣＬＫ）信号を生成するための可変遅延回路１０と、ＣＬＫ信号とＤＣＬＫ信号との位相差を計測し、該計測の結果に応じて可変遅延回路１０の遅延量を調整するための遅延調整回路２０とを備える。 - 特許庁

A propagation delay time estimator estimates propagation delay time that is a time difference between a first discrete time signal and a second discrete time signal which are originally the same signal.例文帳に追加

本発明は、当初は同一信号であった第１の離散的時間信号と、第２の離散的時間信号との時間差である伝搬遅延時間を推定する伝搬遅延時間推定器に関する。 - 特許庁

Filters 7 extracts the light components of the respective wavelengths λ1, λN+1, photoelectric converters 8 convert the extracted signals into electric signals, and a delay measuring circuit 9 compares relative phases of the electric signals and measures a delay difference.例文帳に追加

波長λl、λN+1の光をフィルタ７によって抽出し、光−電気変換器８によって電気信号に変換した後、遅延測定回路９において相対位相を比較して遅延差を測定する。 - 特許庁

The delay time difference among signals passing through the multi-input logic gate circuit is changed in the delay step of the minimum unit depending on an input terminal used for the multi-input logic gate circuit.例文帳に追加

多入力論理ゲート回路の使用する入力端子の違いに応じて、多入力論理ゲート回路内を通過する信号の遅延時間差が上記最小単位の遅延ステップで変化する。 - 特許庁

The control section 10 outputs a control voltage VC, corresponding to a phase difference between output signals CLKA and CLKB of two prescribed delay sections D(4) and D(n) from among n delay sections D(1) to D(n).例文帳に追加

制御部１０は、ｎ個の遅延部Ｄ（１）〜Ｄ（ｎ）のうち所定の２個の遅延部Ｄ（４），Ｄ（ｎ）の出力信号ＣＬＫＡ，ＣＬＫＢの位相差に応じた制御電圧ＶＣを出力する。 - 特許庁

Delay values of the respective data paths are adjusted to the phase difference by adjusting a first variable delay circuit based on the comparison result for every data path, and its counter value is kept.例文帳に追加

前記データパス毎に、前記比較結果に基づいて第１の可変遅延回路を調整することにより、それぞれの前記データパスの遅延値を前記位相差に調整するとともに、そのカウンタ値を保持する。 - 特許庁