「dual access」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A dual access DRAM includes first and second sets of data lines.例文帳に追加

デュアルアクセスＤＲＡＭは、第１および第２の組のデータラインを含む。 - 特許庁

To inspect a cross access function of a dual interface card.例文帳に追加

デュアルインターフェイスカードのクロスアクセス機能の検査ができる。 - 特許庁

To enable dual port access to a single port memory.例文帳に追加

シングルポートメモリへのデュアルポートアクセスを可能にする。 - 特許庁

To provide a pseudo dual port DRAM which performs dual-port access properly while holding a clock cycle.例文帳に追加

クロックサイクルを保持しつつ、適度なデュアルポートアクセスを行える擬似的なデュアルポート型のＤＲＡＭを提供する。 - 特許庁

To perform access to a dual port memory in arbitrary timing without depending on the type of a dual port memory.例文帳に追加

デュアルポートメモリの種類に依存しないで、デュアルポートメモリに対して任意のタイミングでアクセスする。 - 特許庁

DUAL-PORT MEMORY CONTROLLER FOR ADJUSTING DATA ACCESS TIMING AND METHOD BY THE SAME例文帳に追加

データアクセスタイミングを調整するデュアルポートメモリコントローラ及びそれによる方法 - 特許庁

To mediate the access conflict occurring in a dual port memory device which permits the simultaneous access from both of a communication section and a CPU.例文帳に追加

通信部とＣＰＵとの双方からの同時アクセスを許容するデュアルポートメモリ装置に生じるアクセス競合を調停する。 - 特許庁

The PDPRAM (partial dual port random access memory) 20 is composed of a clock synchronization SRAM (static random access memory) interface (IF) 21, a DRAM cell array 22, a dual port DRAM cell array 23, and a DRAM cell array 24.例文帳に追加

ＰＤＰＲＡＭ２０は、クロック同期ＳＲＡＭインタフェース（ＩＦ）２１と、ＤＲＡＭセルアレイ２２と、デュアル・ポートＤＲＡＭセルアレイ２３と、ＤＲＡＭセルアレイ２４とから構成されている。 - 特許庁

For the data control between each processor and the dual port RAM, the signal to access the dual port RAM by a latch circuit 60 is used for the control signal for temporarily saving or transferring data.例文帳に追加

各プロセッサとデュアルポートＲＡＭ間のデータ制御については、ラッチ回路６０でデュアルポートＲＡＭをアクセスする信号を制御信号として使用し、データの一時蓄積やデータの転送を行う。 - 特許庁

Further, dual-bank memories (31 and 32) and a circuit which are coupled with the data processing element and dual-bank memories and allows simultaneous read access to a data bank memory are included.例文帳に追加

また、データ処理素子（１０）と通信するデュアル・バンク・メモリ（３１，３２），ならびにデータ処理素子およびデュアル・バンク・メモリに結合され、データ・バンク・メモリに対する同時リード・アクセスを与える回路も含む。 - 特許庁

To provide a dual port RAM access control circuit which transfers data at a high speed without any competition to the signal transferred from two processors when accessing a dual port RAM.例文帳に追加

デュアルポートＲＡＭにアクセスする場合、２つのプロセッサから転送されてくる信号に対して、競合が無く、かつデータ転送を高速に行う。 - 特許庁

This access management system by the dual optical sensor measures the number of simultaneously passing persons by a time to pass through the dual optical sensor.例文帳に追加

２本式光学センサーによる入退出管理システムであって、２本式光学センサーの前を通過する時間により、同時に通過する人数を計測することを特徴とする入退出管理システム。 - 特許庁

If the CPU of another side generates a chip select signal while the CPU of the one side is accessing to the dual port memory, the access right to the dual port memory is switched to the CPU of another side in an inactive state of the next cycle.例文帳に追加

一方のＣＰＵがデュアルポートメモリへのアクセス中に、他方のＣＰＵがチップセレクト信号を発生したときに、次サイクルのインアクティブ状態で他方のＣＰＵにデュアルポートメモリへアクセス権を切り替える。 - 特許庁

To prevent data from being damaged due to switching of access right by preventing a CPU of one side from keeping a CPU of another side waiting by carrying out continuous access as an access arbitration to a dual port memory.例文帳に追加

デュアルポートメモリに対するアクセス調停として、一方のＣＰＵが連続アクセスして他方を待たせ続けるのを防止、アクセス権の切り替えでデータが破損されるのを防止する。 - 特許庁

DUAL ACCESS DRAM, INTEGRATED CIRCUIT MEMORY, AND METHOD FOR OPERATION INTEGRATED CIRCUIT MEMORY HAVING PLURALITY OF DRAM SUB-ARRAYS例文帳に追加

デュアルアクセスＤＲＡＭ、集積回路メモリ、および、複数のＤＲＡＭサブアレイを有する集積回路メモリを動作させる方法 - 特許庁

To provide a network storage management device and method of a dual channel capable of performing access to a plurality of hard disk devices.例文帳に追加

複数のハードディスク装置にアクセス可能なデュアルチャンネルのネットワークストレージ管理装置および方法を提供する。 - 特許庁

To reduce a wait time for memory access during consecutive read-modify-write processes without using dual port memory.例文帳に追加

２ポートメモリを用いることなく、連続するリード・モディファイ・ライト動作におけるメモリアクセスの待ち時間を削減する。 - 特許庁

The dual port memory device 1 is accessed by both of the CPU 10 and the interface circuit (access mediating circuit 4) of the communication section.例文帳に追加

デュアルポートメモリ装置１は、ＣＰＵ１０と、通信部のインタフェース回路（アクセス調停回路４）との双方からアクセスされる。 - 特許庁

MAGNETIC RANDOM ACCESS MEMORY CELL WITH DUAL JUNCTION FOR TERNARY CONTENT ADDRESSABLE MEMORY AND READING AND WRITING METHOD FOR THE SAME例文帳に追加

三値連想メモリ用デュアル接合式磁気ランダムアクセスメモリセルとそのメモリセルの書込み及び読出し方法 - 特許庁

There is provided a memory system interface design which allows for access to a dual-width memory/bus.例文帳に追加

本発明はデュアル幅のメモリ・バスへのアクセスを可能にするメモリ・システム・インタフェース設計を提供するものである。 - 特許庁

Thus, it is possible to exclude any risk of the conflict of the access of the dual processor devices 1 and 11 on the bus 20.例文帳に追加

これにより、二重構成のプロセッサ装置１，１１のアクセスがバス２０上で衝突する危険性を排除できる。 - 特許庁

A dual port random access memory comprises four NMOS transistors NM11-14 and four PMOS transistors PM11-14.例文帳に追加

デュアルポートランダムアクセスメモリは、４個のＮＭＯＳトランジスタと４個のＰＭＯＳトランジスタとを含む。 - 特許庁

It is included that before accessing to the dual port memory, the CPU sets an enable bit signal which fixes a chip select mask signal, and when carrying out the continuous access to the dual port memory, the access to the dual port memory from the CPU of another side is made to wait by the chip select mask signal.例文帳に追加

ＣＰＵはデュアルポートメモリにアクセスする前に、チップセレクトマスク信号を固定するイネーブルビット信号をセットしておき、デュアルポートメモリに対して連続アクセスした場合、チップセレクトマスク信号により他方のＣＰＵによるデュアルポートメモリへのアクセスを待たせることも含む。 - 特許庁

A common position information controller 14 is installed, which controls the dual information radio communication terminal 1 using a plurality of radio access techniques, without depending on radio access technique, for a signalling plane.例文帳に追加

シグナリングプレーンに無線アクセス技術に依存せず，複数の無線アクセス技術を使用するデュアル型情報無線通信端末１を管理する共通位置情報管理装置１４を設置する。 - 特許庁

To provide a memory access circuit for dual port RAM, whose circuit scale is small and that prevents the competition of access without affecting processing time.例文帳に追加

回路規模が小さくかつ処理時間に影響を与えずにアクセスの競合を防止するデュアルポートＲＡＭ用のメモリアクセス回路を提供する。 - 特許庁

The dual port memory 80 can communicate by cable connection access with a nonvolatile memory holding equipment-specific data, and can communicate by radio connection access with an external radio transmitter/receiver.例文帳に追加

デュアルポートメモリ８０は、有線接続アクセスにより機器固有データを保持する不揮発性メモリと交信でき、無線接続アクセスにより外部の無線送受信装置と交信できる。 - 特許庁

To eliminate the need for providing a large capacity memory to reduce cost, by striking a balance between the high speed access to the digital data region of a dual port memory and the access to an analog data region.例文帳に追加

デュアルポートメモリのディジタルデータ領域に対する高速アクセスと、アナログデータ領域に対するアクセスとを両立させ、大容量のメモリを不要としてコストの低減を可能にする。 - 特許庁

At the time of accessing the address A of dual port RAM 10 on a CPU 50-side, for example, the address signal of the address A is stored in an access address register 51 and '1' displaying the middle of access in a flag register 52.例文帳に追加

例えばＣＰＵ５０側でデュアルポートＲＡＭ１０のＡ番地にアクセスする時、アクセスアドレスレジスタ５１にＡ番地のアドレス信号が、フラグレジスタ５２にアクセス中を表示する“１”がそれぞれ格納される。 - 特許庁

A system that facilitates control of network access comprises a lookup component (108) that determines a geographic location associated with a public originating IP address associated with a request for dual mode services made by a dual mode client (104).例文帳に追加

ネットワークアクセスの制御を容易にするシステムは、パブリック発信ＩＰアドレスに関連付けられた地理的位置を決定する検索コンポーネント（１０８）を含み、パブリック発信ＩＰアドレスは、デュアルモードクライアント（１０４）によって行われる、デュアルモードサービスを求める要求に関連付けられる。 - 特許庁

To provide a control system for a CPU access space which excludes the trouble to control the discrimination of access to common memories of both systems by a specially provided register, etc., by enabling software to freely access the dual common memories without paying attention to the discrimination of access by dividing the access space of a CPU specially.例文帳に追加

ＣＰＵのアクセス空間を特別に分割することによって、ソフトウエアがアクセスの区別を意識すること無く二重化された共通メモリを自由にアクセスすることができることを可能とし、両系の共通メモリのアクセスの区別を特別に設けられたレジスタ等で制御する煩わしさを取り除いたＣＰＵアクセス空間の制御方式を提供することにある。 - 特許庁

This memory device is provided with a dual port memory equipped with a first port corresponding to an externally started memory access operation and a second port for dealing with the memory access operation related with an error check and error correcting operation.例文帳に追加

本発明のメモリ装置は、外部的に開始されたメモリアクセス動作に対する第一ポートを具備すると共にエラーチェック及びエラー補正動作と関連するメモリアクセス動作を取扱う第二ポートを具備しているデュアルポートメモリを有している。 - 特許庁

The dual-function device is provided with; an insertion slot into which a memory card can be inserted; an access part which accesses the memory card based on the direction of the insertion face of the memory card inserted into the insertion slot; and a function part which exhibits prescribed functions by making use of the access to the memory card.例文帳に追加

メモリカードが挿入され得る挿入スロットと、挿入スロットへのメモリカードの挿入面方向に基づいてメモリカードにアクセスを行うアクセス部と、メモリカードへのアクセスを利用して所定の機能を発揮する機能部とを具備する。 - 特許庁

A dual mode mobile communication terminal, when rejected from accessing a 3G cell, stores the frequency and the code of a peripheral 3G cell sharing the reason of access rejection and as the 3G cell, as required, frame timing in a memory, in relation with the reason of access rejection (network code (PLMN) and location area ID (LAI)).例文帳に追加

端末がある3Gセルからアクセスを拒否された場合、そのアクセス拒否の理由（ネットワークコード(PLMN)やロケーションエリアID(LAI)）に関連付けて、その3Gセル及びアクセス拒否の理由を共有する周辺3Gセルの周波数とコードと必要に応じてフレームタイミングとをメモリに記憶する。 - 特許庁

To provide a methodology to reduce data session handoff time between 3G1x and EV-DO technologies for dual mode access terminals.例文帳に追加

デュアル・モード・アクセス端末に対して３Ｇ１ｘ技術とＥＶ−ＤＯ技術との間のデータ・セッション・ハンドオフ時間を短縮する方法論を提供すること。 - 特許庁

Generally, a dual mode access terminal is communicating with a data network through a base station and a particular packet data service node (PDSN) using EV-DO technology.例文帳に追加

一般に、デュアル・モード・アクセス端末は基地局および特定のパケット・データ・サービス・ノード（ＰＤＳＮ）を介してデータ・ネットワークと通信している。 - 特許庁

To avoid the deterioration of performance of a storage device even in an access with uneven writing or reading of data in a buffer memory adapting a dual ring buffer method as data structure.例文帳に追加

データ構造としてデュアル・リングバッファ方式を採るバッファメモリにおいて、データの書き込みまたは読み出しに偏ったアクセスが行われる場合にも、記憶装置におけるパフォーマンスの悪化を回避する。 - 特許庁

To provide a bus arbitration switching system for improving reliability in this system by simplifying system configurations, and excluding any risk of the conflict of the access of dual processor devices on a bus.例文帳に追加

システム構成を簡素化すると共に、二重構成のプロセッサ装置のアクセスがバス上で衝突する危険性を排除して、システムの信頼性を向上可能なバス調停切替方式を得る。 - 特許庁

The PCI controller 1 comprises a PCI side control part 11, a burst-access dual port memory 12, an I/O side control part 13 and an address comparison part 14.例文帳に追加

ＰＣＩコントローラ１は、ＰＣＩ側制御部１１、バーストアクセス用デュアルポートメモリ１２、Ｉ／Ｏ側制御部１３、及びアドレス比較部１４を備える。 - 特許庁

The error check operation is performed substantially in parallel with the externally started memory access operation to be performed by using the first port of the dual port memory.例文帳に追加

エラーチェック動作は、デュアルポートメモリの第一ポートを使用して実施される外部的に開始されたメモリアクセス動作と実質的に並列的に実施される。 - 特許庁

To solve a problem wherein a circuit scale is increased by arranging a dual port RAM between each-two units in all thereof for transferring a data, in a direct access.例文帳に追加

ダイレクトメモリアクセスにおいて、データ転送が行われる全ての二つのユニット間にデュアルポートRAMを配置することは、回路規模の増加につながる。 - 特許庁

A monitoring program control part 12 of a client terminal 1 specifies a representative IP address to access the dual network management system 2, and acquires a monitoring program from a monitoring response part 211 to start the monitoring program.例文帳に追加

クライアント端末１の監視プログラム制御部１２は，代表ＩＰアドレスを指定して二重化されたネットワーク管理システム２にアクセスし，監視応答部２１１から監視プログラムを取得して，監視プログラムを起動する。 - 特許庁

In the bit wash sequence, the real data of a dual port memory 11 are error-corrected by an error detecting and correcting circuit 15, and temporarily stored in a data access register 16, and a new check bit is generated in the error detecting and correcting circuit 15, and both the error-corrected data and the check bit are rewritten in the dual port memory 11.例文帳に追加

このビットウォッシュシーケンスでは、まずデュアルポートメモリ１１の実データを誤り検出訂正回路１５で誤り訂正した上でデータアクセスレジスタ１６へと一旦格納した後に、誤り検出訂正回路１５で新たなチェックビットを発生して、そのチェックビットとともに、デュアルポートメモリ１１に再書き込みする。 - 特許庁

To provide a dual-port memory control unit which can adjust the data access timing of a processor by delaying by a certain time and outputting a signal for disapproving a data access request to one of a plurality of processors so that, when a plurality of processors make requests to access data in a memory area, the data in the memory area are stably read and written.例文帳に追加

複数のプロセッサからメモリ領域のデータに対するアクセス要請があるとき、メモリ領域のデータを安定的に読み取り／書き込みするため、いずれか一つのプロセッサに、データアクセス要請の拒否信号を一定時間遅延させて出力することで、プロセッサのデータアクセスタイミングを調整し得るようにしたデュアルポートメモリコントローラを提供する。 - 特許庁

When the inhibit signals 44 and 74 are inputted, one common memory (dual port memory) 2 waiting for access to the memory is used to avoid the bus fight of parallel data, and serial data can be transmitted and received at the same time.例文帳に追加

これら禁止信号４４、７４が入力されているときは、メモリへのアクセスを待つ１個の共通メモリ（デュアルポートメモリ）２を使用してパラレルデータのバスファイトを回避し、シリアルデータの同時送受信動作を可能にする。 - 特許庁

To provide a SRAM (Static Random Access Memory) cell capable of performing reading and writing operations simultaneously without collision while reducing a size of cell, by providing a dual port SRAM cell constituted of six transistors.例文帳に追加

６個のトランジスタから構成されたデュアルポートＳＲＡＭセルを提供することによって、セルのサイズを縮小しながらも読み出しと書き込みが衝突なし同時に可能にしたＳＲＡＭ(Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)セルを提供すること。 - 特許庁