「equalizing line」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

For example, when "0" information stored in a memory cell 10_0 is read out, an equalizing circuit 30 is turned off, a dummy word line DWL0 is shifted from a precharge level VPP higher than a VCC level to the GND level, and a word line WL0 is shifted from the GND level to the word line activation level VPP.例文帳に追加

例えば、メモリセル１０_０ に記憶された“０”情報を読出す場合、イコライズ回路３０をオフ状態にし、ダミーワード線ＤＷＬ０をＶＣＣレベルよりも高いプリチャージレベルＶＰＰから、ＧＮＤレベルへ遷移させ、ワード線ＷＬ０をＧＮＤレベルからワード線活性化レベルＶＰＰへ遷移させる。 - 特許庁

To perform equalization capable of maintaining stable transmission quality without troubling maintenance personnel and engineers in charge by autonomously establishing a signal level gain, according to the installed environment of a system, in an automatic line equalizing system in a line terminal apparatus of a digital line.例文帳に追加

本発明はディジタル回線の回線終端装置における自動回線イコライジング方式に関し，設置される環境の状況に応じて，自律で信号レベルのゲインを設定することによって保守者や技術担当者の手を煩わせることなく，安定した伝送品質を保つことが出来るイコライジングを行うことを目的とする。 - 特許庁

A bit line load 380 is coupled to a pair of bit lines and provided with bipolar pull-up transistors 389 and 403, P type transistors 390 and 404, a NAND logic gate 395 and a P type equalizing transistor.例文帳に追加

ビット・ライン負荷３８０は、１つのビット・ライン対と結合され、バイポーラ・プルアップ・トランジスタ３８９，４０３，Ｐ形トランジスタ３９０，４０４，ＮＡＮＤ論理ゲート３９５，およびＰ形等化トランジスタを含む。 - 特許庁

After equalizing the signal levels of each output sound pickup beam signals Sa, Sb under control, the sound release/pickup device 1a transmits them to another sound release/pickup devices 1b, 1c through a power line.例文帳に追加

放収音装置１ａは、各出力用収音ビーム信号Ｓａ，Ｓｂの信号レベルを制御して等しくした後に、電力線を介して他の放収音装置１ｂ，１ｃへ送信する。 - 特許庁

To reduce the error in measuring the current by equalizing an area surrounded by a winding and an area surrounded by a return line, and inhibiting the generation of voltage caused by the external magnetic field in a Rogowski coil formed with a printed board.例文帳に追加

プリント基板で作られたロゴウスキーコイルにおいて、巻線が囲む面積と帰路線が囲む面積を等しくし、外部磁界に起因する電圧の発生をおさえ、電流測定誤差を小さくする。 - 特許庁

To prevent the deterioration of cells by preventing adverse effects due to an equalizing circuit on cells in a case of failure, such as when a battery for electric equipment does not work properly, or the power source line for the battery of the electric equipment is disconnected.例文帳に追加

電装用バッテリが故障し、あるいは電装用バッテリの電源ラインが断線する等の故障時に、均等化回路が電池に与える悪影響を防止して電池の劣化を防止する。 - 特許庁

The non-volatile semiconductor storage is provided with a cell bias circuit 1 (constant voltage output section), a memory cell array 3, a column switch group 4, a non-selection source line equalizing transistor group 5, a detecting circuit 6, a sub-memory cell array selecting circuit 7, a word line selecting circuit 8, and a column address decoder 9.例文帳に追加

不揮発性半導体記憶装置は，セルバイアス回路１（定電圧出力部），メモリセルアレイ３，カラムスイッチ群４，非選択ソースラインイコライズトランジスタ群５，検出回路６，サブメモリセルアレイ選択回路７，ワードライン選択回路８，カラムアドレスデコーダ９を備えている。 - 特許庁

In the semiconductor device, the word driver WD includes a level shift circuit LV1 for changing an operation timing of the sub-word line SWL according to the VDD level, and thereby even when the VDD level changes, a completion timing of an equalizing operation is synchronized with a reset timing of the sub-word line.例文帳に追加

ワードドライバＷＤは、ＶＤＤレベルに応じてサブワード線ＳＷＬの動作タイミングを変化させるためのレベルシフト回路ＬＶ１を含んでおり、これによりＶＤＤレベルが変化した場合であっても、イコライズ動作の完了タイミングとサブワード線のリセットタイミングが連動する。 - 特許庁

To provide a multi-path equalizing device which is capable of correcting a distortion of the amplitude vs. frequency characteristics of each channel produced in the multi-path of a transmission line and reduced in cost as a whole, and to provide a retransmission device equipped with the same.例文帳に追加

伝搬路のマルチパスで生じる各チャンネルの周波数振幅特性の歪みを補正するとともに、装置全体として低コスト化を実現可能な等化装置及び再送信装置を提供する。 - 特許庁

An OFDM receiver 1 is provided with an equalizer 10 for estimating the transmission characteristic of the transmission line through which the OFDM signal is transmitted and equalizing the amplitude and the phase of the OFDM signal.例文帳に追加

ＯＦＤＭ受信装置１は、ＯＦＤＭ信号が伝送された伝送路の伝達特性を推定し、その伝達特性からＯＦＤＭ信号の振幅等化及び位相等化を行うイコライザ１０を備える。 - 特許庁

It is possible to provide the ADSL modulation and demodulation device which can execute high quality communication by that the host CPU measures line properties and make the product sum computing unit execute the most suitable equalizing process.例文帳に追加

ホストＣＰＵ２００は回線特性を測定して、それに最適なイコライズ処理を積和演算器１０５に実行させることによって、高品質な通信を実行できるＡＤＳＬ変復調装置が提供できる。 - 特許庁

In restore-operation, a high voltage side driving line of a sense amplifier group is switched to second voltage (V2) (1), accumulated electric charges of a recycle capacitor are utilized for charging bit lines to the second voltage (V2) from equalizing voltage.例文帳に追加

リストア動作では、センスアンプ群の高電圧側駆動線が第２電圧（Ｖ２）に切り替えられ（ ）、リサイクルキャパシタの蓄積電荷がビット線をイコライズ電圧から第２電圧（Ｖ２）に充電するために利用される（Ｉ）。 - 特許庁

By nearly equalizing the time constant (product between impedance and capacitance of Cs line L2) of a Cs line with the time constant (product between impedance and capacitance of common electrode L1), the voltage of the common electrode L1 is changed by nearly the same amount in the direction where the voltage of the Cs line L2 is changed, and a luminance unevenness is prevented from occurring.例文帳に追加

Ｃs線Ｌ２の時定数（Ｃs線Ｌ２のインピーダンスと静電容量との積）と、コモン電極Ｌ１の時定数（コモン電極Ｌ１のインピーダンスと静電容量との積）とを略等しくすることにより、Ｃs線Ｌ２の電圧が変化する方向に略同じ量だけコモン電極Ｌ１の電圧を変化させることができ、輝度ムラが起きなくなる。 - 特許庁

However, when this disk is reproduced by another exclusive reproducing device having the laser wavelength or the number of openings of the objective lens different from those at the time of recording operation, the waveform equalizing signal is formed into waveform S2 described by a dotted line in the figure (C) incurring the increase of jitter.例文帳に追加

ところが、このディスクを、レーザ波長もしくは対物レンズ開口数が記録時と異なる別の再生専用機で再生すると、波形等化信号は(C)の点線波形Ｓ２のようになり、ジッタが増大してしまう。 - 特許庁

Incoming wave analysis units 122 and 132 detect the number of incoming waves and a D/U ratio (incoming wave information) by impulse response that is obtained by subjecting transmission line characteristics generated by equalizing units 101 and 111 to IFFT conversion by a synthesis unit 102.例文帳に追加

合成部１０２において、等化部１０１、１１１で生成した伝送路特性をＩＦＦＴ変換したインパルス応答より、到来波解析部１２２、１３２が到来波数とＤ／Ｕ比（到来波情報）を検出する。 - 特許庁

Viewed from a direction perpendicular to the surface of the substrate stage, the second material gas discharging piping has a point symmetry for the center of the surface of the substrate stage together with the flow aligning means, has a line symmetry for a line through the center, and forms a symmetrical pattern shape for equalizing the flow of the first material gas.例文帳に追加

基板ステージの表面に垂直な方向から見た場合、第２原料ガス放出配管は整流部材とともに、基板ステージの表面の中心に対して点対称を有するとともに、中心を通る線に対して線対称を有し、第１原料ガスの流れを均一にする対称パターン形状をなす。 - 特許庁

In addition, between the upstream side vacuum sewer pipeline 2 and the downstream sewer pipe line 3, an equalizing pipe 5 arranged with a check valve 7 permitting only the flow in the direction from the upstream side vacuum sewer pipeline 2 to the downstream side vacuum sewer pipeline 3 is connected.例文帳に追加

また、上流側真空下水管路２と下流側下水管路３との間に、上流側真空下水管路２側から下流側真空下水管路３方向の流れのみを許容する逆止弁７を配設した均圧管５を接続する。 - 特許庁

A power level at the input side or the output side of a variable gain equalizing apparatus 22 can be measured from the C-OTDR waveform of the return light of the probe pulse light inputted via a C-OTDR light path 20c and the optical fiber line 16.例文帳に追加

Ｃ−ＯＴＤＲ光パス２０ｃ及び光ファイバ線路１６を介して入力する、プローブパルス光の戻り光のＣ−ＯＴＤＲ波形から、可変利得等化装置２２の入力側又は出力側のパワーレベルを計測できる。 - 特許庁

This display has a resistance string type D/A converting circuit, whose dynamic range can be made large by equalizing the source voltage of the D/A converting circuit to that of a signal line driving circuit of the display.例文帳に追加

本発明の表示装置は、抵抗ストリング型Ｄ／Ａ変換回路を有し、Ｄ／Ａ変換回路の電源電圧を表示装置の信号線駆動回路と同じとすることによって、Ｄ／Ａ変換回路のダイナミックレンジを大きく取ることができる。 - 特許庁

Before addressing, reset processing for equalizing the charges of all cells by applying gradually increasing voltage across a reference potential line and scan electrodes, and when addressing, selection voltage Vya1 having the same polarity as the finally applied voltage Vyr2 and being higher than it in the absolute value by a potential difference ΔVy is applied across the scan electrodes corresponding to a selection line and the reference potential line.例文帳に追加

アドレッシングに先立って、基準電位線とスキャン電極との間に漸増波形電圧を印加することによって全てのセルの電荷を均等化するリセット処理を行い、アドレッシングに際して、選択ラインに対応したスキャン電極と基準電位線との間に、リセット処理における最終印加電圧Ｖｙｒ２と同極性でかつそれよりも電位差ΔＶｙだけ絶対値が大きい選択電圧Ｖｙａ１を印加する。 - 特許庁

An equalizing circuit processing circuit and an error correction processing circuit unnecessary for realizing a predefined error rate of the received signal (exaggerated spec.) are processed for shut-down/bypass, based on the received data on the transmission line.例文帳に追加

受信した信号伝送線路のデータに基づいて、所用の受信信号誤り率を実現するには不要（オーバスペック）な等化回路処理および誤り訂正処理用の回路を停止・バイパス処理することにより、消費電力や遅延時間などの低減が可能になる。 - 特許庁

When amplitude in a reciprocal 1/H(f) of a function H(f) for indicating transmission line characteristics exceeds a limitation value M for a Fourier-transformed transmission signal, an equalization operation section 1 limits a portion exceeding the limitation value M to a fixed value for equalizing a frequency domain.例文帳に追加

等化演算部１は、フーリエ変換された送信信号に対して、伝送路特性を表す関数Ｈ(f)の逆数1/Ｈ(f)の振幅がある制限値Ｍを超えた場合、その制限値Ｍを超える部分を一定値に制限して、周波数領域等化を行う。 - 特許庁

When a memory module is configured each memory chip is arranged, so that the data I/O pins D0 to D3 are placed so that they are nearest the center line of a module substrate which is parallel to a group of connect pins, thus substantially equalizing the wiring length of each memory chip to that of the connection pin.例文帳に追加

メモリモジュールを構成する場合、各メモリチップを、データ入出力ピンＤ０〜Ｄ３がコネクトピン群と平行なモジュール基板の中心線に最も近くなるように配置する、これにより、各メモリチップとコネクトピンとの配線長が実質的に等しくなる。 - 特許庁

The semiconductor memory device has a BootRAM having a first number of banks, DataRAM having a second number of banks which is larger than the first number of banks, and an equalizing timer control circuit 42 that controls pre-charge operation performed for a bit line provided at the BootRAM and the DataRAM.例文帳に追加

第１のバンク数を有するＢｏｏｔＲＡＭと、第１のバンク数より多い第２のバンク数を有するＤａｔａＲＡＭと、ＢｏｏｔＲＡＭおよびＤａｔａＲＡＭに設けられたビット線に対して行うプリチャージ動作を制御するイコライズタイマ制御回路４２とを備える。 - 特許庁

To provide an electro-optical display panel, wherein display variance for every scanning line can be suppressed as much as possible even when static electricity is applied from the outside, by equalizing lengths of scanning lines (antenna lengths) as much as possible so as to similarly exert its influence on TFTs.例文帳に追加

外部から静電気が印加されても、走査線の長さ（アンテナ長）をできるだけ揃えておくことにより、ＴＦＴに対する影響が同様となるようにし、走査線毎の表示のばらつきをできるだけ抑制することができるようにした電気光学表示パネルを提供すること。 - 特許庁

A turn-off type light-intensity modulator 105 modulates the light intensity of the light pulse train inputted through the delay line 103 on the basis of the control signal generated by the driver 104, to output a light pulse train obtained by equalizing light intensity of a total light pulse to the offset.例文帳に追加

消光型光強度変調器１０５は、ドライバ１０４が生成した制御信号に基づき、遅延線１０３を介して入力された光パルス列の光強度を変調することにより、全光パルスの光強度がオフセット量に等化された光パルス列を出力する。 - 特許庁

Gradation voltage generation circuits (110) are arranged at the centers of the ICs (10a and 10b), and gradation voltage uniformity terminals (Qa, Qb, Qc and Qd) for making gradation voltages uniform are provided, and the corresponding terminals are connected to each other by straight line-shaped gradation voltage equalizing wiring (Sa).例文帳に追加

階調電圧生成回路（１１０）は、各ＩＣ（１０ａ，１０ｂ）の中央部に配置され、階調電圧を均一化するための階調電圧均一化端子（Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ）が設けられ、対応する端子間が直線状の階調電圧均一化配線（Ｓａ）によって接続される。 - 特許庁

This device for equalizing magnetic lines of force has a magnetic force measuring detecting means 11 of a hybrid integrated circuit comprising a Hall element, an operation amplifying circuit or the like fitted in a casing 1 arranged and fixed on a straight line L1, a detected bias magnetic field means 12 moving on an approximately-straight line L2.例文帳に追加

本発明の磁力線を均一化する装置は、一直線Ｌ１上に配置・固定されたケーシング１に嵌め込まれたホール素子、演算増幅回路等からなる混成集積回路（Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ， すなわちＨＩＣ）の磁力測定検出手段１１と、略一直線Ｌ２上を移動する被検出バイアス磁界手段１２と、を有する。 - 特許庁

By performing the picture quality inspection by equalizing the output potentials of all the signal lines to be on the same level, it is discriminated whether the display irregularity is caused by variation in outputs of the divided signal line phases due to external circuits or it is caused by the characteristic of the liquid crystal panel.例文帳に追加

この信号線間短絡回路１００により全画像信号線を短絡させて全信号線の出力電位を同一レベルとして画質検査を行うことで表示ムラの原因が外部回路による信号線相分割の出力バラツキか、液晶パネルの特性起因によるものかを判別する。 - 特許庁

An NMOS sense-amplifier NSA is arranged in the p-type well PW 1, a PMOS sense-amplifier PSA and a changeover switch circuit Phit 1 are arranged in one of the n-type wells NWB 1, a bit line equalizing circuit EQL and a changeover switch circuit Phit 2 are arranged in the other n-type well NWB 2.例文帳に追加

ｐ型ウェルＰＷ１にＮＭＯＳセンスアンプＮＳＡが配置され、一方のｎ型ウェルＮＷＢ１にＰＭＯＳセンスアンプＰＳＡと切り替えスイッチ回路Ｐｈｉｔ１が配置され、他方のｎ型ウェルＮＷＢ２にビット線イコライズ回路ＥＱＬと切り替えスイッチ回路Ｐｈｉｔ２が配置される。 - 特許庁

Also, the semiconductor storage device 1 has a conversion means for converting an address to be accessed so as to perform memory-access to the memory cell blocks 2 prepared on the top section 6 when the memory access to the deficiency part 4 is requested, and for virtually equalizing the number of memory cell blocks of the deficiency part 4 to be connected to the same plate line.例文帳に追加

また、半導体記憶装置１は、欠損部４に対するメモリアクセス要求があった場合、頂部６に設けられたメモリセルブロック２に対してメモリアクセスを行うようにアクセス先のアドレスを変換し、欠損部４の、同一のプレート線に接続されるメモリセルブロックの個数を仮想的に等しくする変換手段を有している。 - 特許庁

At the time of operation of writing data in a memory cell, a data transition detecting circuit 40 detects variation of a level of input data Din, when a level of the input data Din is varied, an equalizing circuit 41 equalizes data bus lines 38-1, 38-2, after that complementary data corresponding to input data are transferred to the data bus line.例文帳に追加

メモリセルへのデータの書き込み動作時に、データ遷移検出回路４０で入力データＤｉｎのレベル変化を検出し、入力データＤｉｎのレベルが変化した時にイコライズ回路４１でデータバス線３８−１，３８−２をイコライズし、その後、データバス線に入力データに対応する相補データを転送することを特徴としている。 - 特許庁

More concretely, a digital/ analog input processor circuit 113 for changing the pixel number processes for equalizing the effective pixel number of the information image signal with the dot number per horizontal line of the display device, if the former number is greater than the latter, in the front stage of circuits for the size change (scale down processor circuit 114, frame memory 115 and scale up processor circuit 116).例文帳に追加

より具体的には、上記サイズ変換処理回路(縮小処理回路114、フレームメモリ115、拡大処理回路116)の前段において、入力映像信号の１水平周期当たりの有効画素数が表示デバイスの１水平ライン当たりのドット数よりも大きい場合に、該有効画素数を該ドット数と等しくするための処理を、画素数変換回路であるデジタル／アナログ入力処理回路１１３で行うように構成した。 - 特許庁