「equalizing line」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Then, the waveform equalizing characteristics at the recording side is set so that the waveform equalizing signal at the time of recording operation is formed into waveform S3 described by the dotted line.例文帳に追加

そこで、記録時の波形等化信号が点線波形Ｓ３となるように、記録側の波形等化特性が設定される。 - 特許庁

When the bit line precharge operation is terminated, a bit line equalizing control signal BLEQ is set to an H level, a bit line precharge control signal BLPR is set to an L level, and the P-type bit line precharge transistor P3 and the N-type bit line equalizing transistors N7, N8 are all turned off.例文帳に追加

ビット線プリチャージ動作の終了時には、ビット線イコライズ制御信号ＢＬＥＱをＨレベルに、ビット線プリチャージ制御信号ＢＬＰＲをＬレベルにして、Ｐ型ビット線プリチャージトランジスタＰ３及びＮ型ビット線イコライズトランジスタＮ７、Ｎ８を全てオフする。 - 特許庁

The line terminating section equalizing dummy pattern 420 includes a plurality of line-like patterns which are identical in width and formed at equal intervals as the line pattern.例文帳に追加

ライン終端部均一化ダミーパターン４２０は、ラインパターンと同一幅で且つ同一間隔に形成された複数のライン状のパターンを含む。 - 特許庁

To disclose a memory device having a bit line equalizing voltage generator utilizing a charge recycling method.例文帳に追加

チャージリサイクル方法を利用するビットラインイコライジング電圧発生部を有するメモリ装置が開示される。 - 特許庁

When the bit line equalizing signal BLEQ is made a H level and the pair of bit line BL, /BL is equalized to a VBL level by an equalizing circuit 1, the signal lines S2N, S2P are driven to the VBL level through the pair of bit line BL, /BL.例文帳に追加

ビット線イコライズ信号ＢＬＥＱがＨレベルとなり、イコライズ回路１によりビット線対ＢＬ，／ＢＬがＶＢＬレベルにイコライズされると、ビット線対ＢＬ，／ＢＬを通じて、信号線Ｓ２Ｎ，Ｓ２ＰがＶＢＬレベルに駆動される。 - 特許庁

The semiconductor device includes a sense amplifier SA including an equalizing circuit for equalizing a pair of bit lines BLT and BLB, an equalizing control circuit 64 for converting an amplitude of an equalizing signal EQB into a VDD level, and a word driver WD for controlling a sub-word line SWL according to a timing signal.例文帳に追加

ビット線対ＢＬＴ，ＢＬＢをイコライズするイコライズ回路を含むセンスアンプＳＡと、イコライズ信号ＥＱＢの振幅をＶＤＤレベルに変換するイコライズ制御回路６４と、タイミング信号に基づいてサブワード線ＳＷＬを制御するワードドライバＷＤとを備える。 - 特許庁

The memory device has a shared sense amplifier between a first memory block and a second memory block and includes a bit line isolation circuit, a bit line equalizer circuit, and a bit line equalizing voltage generating circuit.例文帳に追加

第１メモリブロックと第２メモリブロックとの間に共有センスアンプを有し、ビットラインアイソレーション回路とビットラインイコライザ回路、ビットラインイコライジング電圧発生回路を含む。 - 特許庁

A bit line equalizer circuit 30a equalizes respectively bit lines BL to a bit line potential VBLA and bit lines /BL to a bit line potential VBLB in accordance with activation of a bit line equalizing signal BLEQ.例文帳に追加

ビット線イコライズ回路３０ａは、ビット線イコライズ信号ＢＬＥＱの活性化に応じて、ビット線ＢＬをビット線電位ＶＢＬＡに、ビット線／ＢＬをビット線電位ＶＢＬＢに、それぞれイコライズする。 - 特許庁

To reduce power consumption at the time of standby by reducing a pattern area of a bit line pre-charge equalizing circuit of a DRAM and reducing a leak current made to flow toward a word line of a short-circuited defective part between a word line and a bit line from a pre-charge power source line.例文帳に追加

ＤＲＡＭのビット線プリチャージ・イコライズ回路のパターン面積を低減し、ワード線・ビット線間短絡不良部分のワード線方向へプリチャージ電源線から流れるリーク電流を軽減し、待機時の消費電力を軽減する。 - 特許庁

The semiconductor storage device is equipped with the bit line pair BLT, the equalizing circuit 10 connected to a BLN, and a current limiting circuit 11 to supply the current to the equalizing circuit 10.例文帳に追加

本発明の半導体記憶装置は、ビット線対ＢＬＴ、ＢＬＮに接続されたイコライズ回路１０と、イコライズ回路１０に電流を供給する電流制限回路１１を備える。 - 特許庁

Identical distances 403 between terminating sections are provided on the extension of each line terminating section 414, to form a line terminating section equalizing dummy pattern 420.例文帳に追加

各ライン終端部４１４の延長線上に、同一の終端部間距離４０３を空けて、ライン終端部均一化ダミーパターン４２０が形成される。 - 特許庁

The short-circuit 11 connects periodically a pair of bit line BL, /BL and a sense amplifier drive signal line S2P for driving a sense amplifier 2 in accordance with a bit line equalizing signal BLEQ.例文帳に追加

ショート回路１１は、ビット線イコライズ信号ＢＬＥＱに応じて、ビット線対ＢＬ，／ＢＬとセンスアンプ２を駆動するためのセンスアンプ駆動信号線Ｓ２Ｐとを定期的に接続する。 - 特許庁

Therefore, at the time of write, as a potential of the data bus line is varied from an equalizing level, delay of write can be reduced.例文帳に追加

これにより書き込みの際、データバス線の電位は、イコライズレベルから変化するので書き込みの遅延を低減できる。 - 特許庁

A VBL generating circuit 130 normally outputting an equalizing potential outputs potential corresponding to written data in a test mode, and this potential is supplied en bloc to a bit line by an equalizing circuit.例文帳に追加

通常はイコライズ電位を出力するＶＢＬ発生回路１３０は、テストモードでは書込データに対応する電位を出力し、イコライズ回路によってビット線に一括してこの電位が供給される。 - 特許庁

The short-circuit 10 makes electrically a pair of bit line BL, /BL and a sense amplifier drive signal line S2N for driving a sense amplifier 2 a connection state in accordance with a bit line equalizing signal BLEQ.例文帳に追加

ショート回路１０は、ビット線イコライズ信号ＢＬＥＱに応じて、ビット線対ＢＬ，／ＢＬとセンスアンプ２を駆動するためのセンスアンプ駆動信号線Ｓ２Ｎとを電気的に接続状態とする。 - 特許庁

Equalizing circuits E01-E0n provided between each sense line SN and reference sense line RSN consists of two NMOS transistors QNL and QNS being connected in series.例文帳に追加

各センス線ＳＮと参照センス線ＲＳＮの間に設けられるイコライズ回路Ｅ０１〜Ｅ０ｎは、二つのＮＭＯＳトランジスタＱＮ_L，ＱＮ_Sの直列接続により構成される。 - 特許庁

To provide a semiconductor memory device in which an equalizing characteristic and a pre-charge characteristic of a bit line are improved while suppressing increment of area.例文帳に追加

面積の増加を抑えつつビット線のイコライズおよびプリチャージ特性が改善された半導体記憶装置を提供する。 - 特許庁

An equalizing circuit 8 has N channel MOS transistors M3, M4, M5 for setting the prescribed pre-charge voltage to a data line.例文帳に追加

イコライズ回路８は、データ線を所定のプリチャージ電圧に設定するためのＮチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を有する。 - 特許庁

To prevent malfunction of a circuit caused by a difference of a parasite capacity by equalizing the parasite capacity of a data line comprising a plurality of wiring layers.例文帳に追加

複数の配線層からなるデータ線の寄生容量を等しくし、寄生容量の差に起因する回路の誤動作を防止する。 - 特許庁

To restore right transmission data by appropriately equalizing receiving signal data by preventing the occurrence of errors in the characteristic data of a transmission line.例文帳に追加

伝送路特性データに誤差が生じることを防止し、受信信号データを適切に等化して正しい伝送データを復元する。 - 特許庁

In a first equalizing part A, a spread pilot signal is interpolation in directions of a time base and a frequency axis to find transmission line characteristics H.例文帳に追加

第１の等化部Ａにおいて、分散パイロット信号を時間軸及び周波数軸方向に補間して、伝送路特性Ｈを求める。 - 特許庁

To obtain excellent equalization characteristics in an equalizing device for calculating equalization weight by using a transmission line response vector in which detected path timing and a transmission line estimate value of adjacent path timing are placed side by side.例文帳に追加

検出パスタイミングと隣接パスタイミングの伝送路推定値を並べた伝送路応答ベクトルを用いて等化ウエイトを計算する等化装置において、優れた等化特性を実現する。 - 特許庁

Further, three lines are twisted for equalizing influence of a coupling noise of Y switch lines YSW2, YSW3 of the main I/O line MI/O and the main I/O line /MI/O.例文帳に追加

さらに、メインＩ／Ｏ線ＭＩ／ＯとメインＩ／Ｏ線／ＭＩ／Ｏの、Ｙスイッチ線ＹＳＷ２，ＹＳＷ３のカップリングノイズの影響を同等にするため、これを交差（ツイスト）させている。 - 特許庁

The difference between a scanning line signal voltage and signal line voltage is equalized during positive polarity writing and negative polarity writing for performing AC drive of pixels, thereby equalizing on-resistance of transistors.例文帳に追加

画素を交流駆動する正極性書き込み時と負極性書き込み時とで、走査線信号電圧と信号線電圧との差を等しくして、トランジスタのオン抵抗を同じにする。 - 特許庁

In equalizing operation of bit lines (BL-T), (BL-C) being a complementary pair with a bit line amplified by over-drive voltage after read data, electric charges charged excessively by over-drive voltage are discharged to, for example, a ground potential, a bit line equalizing potential is adjusted by adjusting discharge timing.例文帳に追加

データ読み出し後、オーバードライブ電圧によって増幅されたビット線と相補対をなすビット線(BL-T)、(BL-C)のイコライズ動作に際して、オーバードライブ電圧で過剰に充電されていた電荷を例えば接地電位に放電し、放電タイミングの調整でビット線イコライズ電位を調整する。 - 特許庁

METHOD FOR EQUALIZING SYMBOLS RECEIVED FROM TRANSMISSION LINE AND DECODING DATA THEREFROM, METHOD OF ENCODING DATA, AND RECEIVER, TRANSMITTER AND COMMUNICATION SYSTEM例文帳に追加

伝送路から受信されたシンボルを等化し、そこからデータを復号化する方法、データを符号化する方法、受信器、送信器並びに通信システム - 特許庁

In the case of the recording operation is executed by setting the waveform equalizing condition so that the jitter is minimized at the time of recording for securing the compatibility for reading the optical disk, the waveform equalizing signal at the time of reproduction is formed into waveform S1 described by a solid line in the figure (C).例文帳に追加

光ディスクの読取り互換性を確保するために、記録時においてジッタが最小になるように波形等化条件を設定して記録を行ったとすると、再生時の波形等化信号は(C)の実線波形Ｓ１となる。 - 特許庁

A voltage level, including band gap reference voltage of a DRAM, line voltage for boosted word lines, LOW voltage for word lines, HIGH voltage for bit lines, and bit line equalizing voltage is suitable for sampling.例文帳に追加

ＤＲＡＭのバンドギャップ基準電圧、昇圧語線用線路電圧、語線用ＬＯＷ電圧、ビット線用ＨＩＧＨ電圧およびビット線等化電圧を含んだ電圧レベルは、サンプリングに適している。 - 特許庁

To provide a semiconductor storage device capable of surely holding a current flowing via an equalizing circuit at a fixed limiting current when short-circuit defect of a bit line and a word line occurs.例文帳に追加

ビット線とワード線のショート欠陥が発生する場合、イコライズ回路を介して流れる電流を一定の制限電流に確実に保持することが可能な半導体記憶装置を提供する。 - 特許庁

An equalizing circuit connects a pair of bit lines each other, while connects the pair of bit lines to a pre-charge voltage line, in response to activation of an equalization control signal.例文帳に追加

イコライズ回路は、イコライズ制御信号の活性化に応答して、ビット線対を相互に接続するとともにビット線対をプリチャージ電圧線に接続する。 - 特許庁

Also, depending on a corresponding test mode, voltage of a bit line is set to a higher (internal power source voltage) or lower (ground voltage) voltage than equalizing voltage of a normal operation node.例文帳に追加

また、対応するテストモードにより、ビット線の電圧を通常動作ノードのイコライズ電圧より高く（内部電源電圧）または低く（接地電圧）設定する。 - 特許庁

As the result, the equalizing waveform at the time of reproduction by the reproducing device having the laser wavelength, etc. different from those at the time of recording operation becomes to have the minimized jitter like as the waveform S1 described by the solid line.例文帳に追加

この結果、レーザ波長等が記録時と異なる再生装置による再生時の等化波形は、実線波形Ｓ１のようにジッタ最小となる。 - 特許庁

In this bulk supply device wherein a plurality of bulk storage tanks 1A, 1B are arranged in parallel, the equalizing valves 7a of the multi valves mounted in the bulk storage tanks 1A, 1B are connected through an equalizing line 8 to equalize the pressure between the bulk storage tanks 1A, 1B.例文帳に追加

複数基のバルク貯槽１Ａ，１Ｂを並設したバルク供給装置であって、バルク貯槽１Ａ，１Ｂに設置されたマルチバルブ７の均圧弁７ａ同志を均圧ライン８を介して接続してバルク貯槽１Ａ，１Ｂ間の均圧を取るようにした。 - 特許庁

A first equalizing circuit 17 for initializing the potential of a data line is provided at the end part of the data buffer 19 side of the pairs of data lines DQ, bDQ, second equalizing circuits 18a, 18b for initializing the potential of a data line are provided at, preferably, plural places including the end parts being opposite side to the data buffer 19.例文帳に追加

データ線対ＤＱ，ｂＱのデータバッファ１９側の端部には、データ線電位を初期化するための第１のイコライズ回路１７が設けられ、データバッファ１９と反対側の端部を含んで好ましくは複数箇所に、データ線電位を初期化するための第２のイコライズ回路１８ａ，１８ｂが設けられる。 - 特許庁

Also, line impedance with the same pattern width matches by making the tester board substrate 101 a film substrate with the same material and thickness as the film substrate 70 and a phase difference is eliminated by mutually equalizing line lengths of the line pattern on the substrate 70.例文帳に追加

またテスタボード基板１０１をフィルム基板７０と同じ材質で同じ厚みのフィルム基板にすることで、同一のパターン幅で線路のインピーダンスを合わせ、さらにフィルム基板７０上線路パターンの線路長を互いに等しくして位相差を無くす。 - 特許庁

If the level of an external voltage lowers during low electric power operation, the device is stable for the purpose of raising the level of the bit line equalizing signal by the prescribed voltage or higher than the external voltage or for the purpose of precharging the bit line.例文帳に追加

また低電力動作の時外部電圧レベルが低くなれば、ビットラインイコライジング信号のレベルを外部電圧より所定の電圧の以上上昇、またはビットラインをプリチャージさせるのに安定である。 - 特許庁

A first gas-liquid separating tank 17 is installed in a manhole 11; a second gas-liquid separating tank 18 is installed in a manhole 12; and a vacuum sewage pipe line 16 and a pressure-equalizing pipe line 19 (a vapor-phase pipe line) are connected to the tanks 17 and 18.例文帳に追加

マンホール１１に第１気液分離槽１７が据え付けられ、マンホール１２に第２気液分離槽１８が据え付けられ、第１気液分離槽１７と第２気液分離槽１８に真空下水管路１６と均圧管路１９（気相管路）が接続されている。 - 特許庁

To improve cooling effect by equalizing flow rate of cooling water flowing in each part of a water jacket of a water cooled engine including a cylinder having axial line extending in a roughly horizontal direction.例文帳に追加

概ね水平に延びる軸線を有するシリンダを有する水冷エンジンのウオータジャケットの各部を流れる冷却水の流量を均一化して冷却効果を高める。 - 特許庁

METHOD FOR EQUALIZING SYMBOLS RECEIVED FROM TRANSMISSION LINE AND DECODING DATA, RECEIVER, METHOD OF ENCODING DATA AND MODULATING DATA, AND TRANSMITTER AND COMMUNICATION SYSTEM例文帳に追加

伝送路から受信されたシンボルを等化し、そこからデータを復号化する方法、受信器、データを符号化し、符号化されたデータを変調する方法、送信器並びに通信システム - 特許庁

To reduce man hours of noise simulation by equalizing all transmission distances of signal wirings of a plurality of internal buses from a switch to a plurality of line cards of an back plane communication apparatus.例文帳に追加

バックプレーン通信装置のスイッチ部から複数のラインカードまでの複数の内部バスの信号配線の伝送距離を全て等距離とし、ノイズシミュレーション工数を削減する。 - 特許庁

Accordingly, the memory device can reduce the charge pumping for raising the level of the bit line equalizing signal and is therefore suitable for the reduction of the electric power of the memory device.例文帳に追加

したがって、本発明のメモリ装置はビットラインイコライジング信号のレベルの上昇のためのチャージポンピングを減らすことができるので、メモリ装置の低電力化に適する。 - 特許庁

To improve occupant discriminating performance by equalizing a resistance value of an electrode on the right-left across the center line of linearly extending in the vehicle longitudinal direction of an electrostatic sensor.例文帳に追加

静電センサの車両前後方向に直線に延びる中心線を挟む左右で電極の抵抗値を同等とすることにより乗員判別性能を向上させること。 - 特許庁

In a second equalizing part B, hardness of a resulting signal is judged to obtain a mapping vector X and the received signal Y is divided with X to find the transmission line characteristics again.例文帳に追加

第２の等化部Ｂでは、得られた信号を硬判定して、マッピングベクトルＸを得た後、受信信号ＹをＸで除算することにより、再度伝送路特性を求める。 - 特許庁

To provide a dispersion compensation module capable of compensating the dispersion of an optical transmission line in a wavelength band 1.53 μm-1.57 μm and equalizing loss.例文帳に追加

波長帯１．５３μｍ〜１．５７μｍにおいて光伝送線路の分散を補償するとともに損失を等化することができる分散補償モジュールを提供する。 - 特許庁

Because both of the control signals BLEQ and BLPR change with reverse phase mutually, the coupling capacitance, between the bit line equalizing control signal line BLEQ and the bit lines BL and NBL, and the coupling capacitance, between the bit line precharge control signal line BLPR and the bit lines BL, NBL, are offset.例文帳に追加

前記両制御信号ＢＬＥＱ、ＢＬＰＲが互いに逆相に変化するので、ビット線イコライズ制御信号線ＢＬＥＱとビット線ＢＬ、ＮＢＬとの間のカップリング容量と、ビット線プリチャージ制御信号線ＢＬＰＲとビット線ＢＬ、ＮＢＬとの間のカップリング容量とが相殺される。 - 特許庁