「input delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A delay processing part 117 generates a delay reception input signal by delaying the reception input signal by the time of delay time.例文帳に追加

遅延処理部１１７は、受話入力信号を遅延時間の時間分遅延せしめて遅延受話入力信号を生成する。 - 特許庁

If delay is negative, blocking read is used (which will wait indefinitely for input).例文帳に追加

delay が負の場合、ブロック読み出しが使われ、入力を無期限で待ち受けます。 - Python

The delay circuit receives an input signal at a first step, and a delay signal delaying the input signal from each delay step is output.例文帳に追加

遅延回路は、入力信号を初段で受け、各遅延段から入力信号を遅延させた遅延信号をそれぞれ出力する。 - 特許庁

After input and output of the delay circuit into which a clock is inputted is separated, delay time of the delay circuit is changed, and the input and the output of the delay circuit are reconnected.例文帳に追加

クロックが入力される遅延回路の入力と出力を切り離した後に、遅延回路の遅延時間を変更して遅延回路の入出力を再び接続させる。 - 特許庁

In a valid delay part 1b, the input valid indicating the validity of the input data is delayed by a valid delay element corresponding to a data delay element of the data delay part 1a.例文帳に追加

バリッド遅延部１ｂは、入力データの有効を示す入力バリッドを、データ遅延部１ａのデータ遅延素子に対応するバリッド遅延素子によって遅延する。 - 特許庁

The operating speed control of a delay loop from the output of a variable delay circuit 103 to the delay control input of the variable delay circuit is performed.例文帳に追加

可変遅延回路（１０３）の出力から可変遅延回路の遅延制御入力までの遅延ループの動作速度制御を行なう。 - 特許庁

Responding to a delay control signal, a delay section 3 performs delay control of the phase of clock input signal and outputs it.例文帳に追加

遅延部３は遅延制御信号に応答してクロック入力信号の位相を遅延制御して出力する。 - 特許庁

As for a delay circuit 1, in a data delay part 1a, input data are delayed by two or more data delay elements.例文帳に追加

遅延回路１では、データ遅延部１ａでは、入力データを、複数のデータ遅延素子によって遅延する。 - 特許庁

To detect delay characteristics (delay distortion) of an input signal and to automatically compensate for these delay characteristics.例文帳に追加

入力信号の遅延特性（遅延歪み）を検出して、その遅延特性を自動的に補償できるようにする。 - 特許庁

(ii) Are transaction details input without delay? 例文帳に追加

（ⅱ）取引内容の入力は遅滞なく行われているか。 - 金融庁

A delay circuit 17 delays an input signal BIN.例文帳に追加

遅延回路１７は、入力信号ＢＩＮを遅延する。 - 特許庁

A delay circuit 11 delays an input signal AIN.例文帳に追加

遅延回路１１は、入力信号ＡＩＮを遅延する。 - 特許庁

The first delay means 72 delays the input clock signal just for a first delay time.例文帳に追加

第１の遅延手段７２は、入力クロック信号を第１の遅延時間だけ遅延させる。 - 特許庁

The delay circuit 102-k delays the input signal Fin by a 1st delay time.例文帳に追加

遅延回路１０２−ｋは、入力信号Ｆ_inを第１の遅延時間だけ遅延させる。 - 特許庁

The low active generator 40 generates a low active signal lowactive, a delay generator 42 enables a delay signal tRAS delay according to that low active signal lowactive and the delay signal tRAS delay is fed back to the input buffer generator 34.例文帳に追加

ローアクティブジェネレータ４０は、ローアクティブ信号lowactiveを発生し、遅延ジェネレータ４２は、そのローアクティブ信号low activeに従って遅延信号tRAS delayをイネーブルさせ、遅延信号tRAS delayは、入力バッファジェネレータ３４にフィードバックされる。 - 特許庁

A delay element includes: a delay generating part 11 which adds a delay amount τd to an input signal Vi to generate an output signal Vo; and a delay control part 12 which controls the delay τd.例文帳に追加

入力信号Ｖｉに遅延量τｄを加えて出力信号Ｖｏとする遅延発生部１１と、遅延τｄを制御する遅延制御部１２とを備えている。 - 特許庁

A delay part 30 comprises a plurality of delay units which delay and output input signals and starts operation with first timing relating to the input of a first pulse.例文帳に追加

遅延部30は、入力信号を遅延させて出力する複数の遅延ユニットを有し、第１のパルスの入力に係る第１のタイミングで動作を開始する。 - 特許庁

The delay circuit 102-m delays the input signal Fin by a 2nd delay time longer than the 1st delay time.例文帳に追加

遅延回路１０２−ｍは、入力信号Ｆ_inを第１の遅延時間より長い第２の遅延時間だけ遅延させる。 - 特許庁

The circuit outputs a first delay data signal acquired by delaying an input data signal by the first delay amount and a second delay data signal acquired by delaying the input data signal by a second delay amount.例文帳に追加

回路は入力データ信号を、第１の遅延量だけ遅延させた第１の遅延データ信号と第２の遅延量だけ遅延させた第２の遅延データ信号とを出力する。 - 特許庁

A first delay circuit 102 makes an input signal delay, based on the delay control signal produced by the delay control signal arithmetic circuit 108.例文帳に追加

第１の遅延回路１０２は、遅延制御信号演算回路１０８が生成した遅延制御信号に基づいて、入力信号を遅延させる。 - 特許庁

The pulse signal input into the delay element 21 in the first stage is delayed by total delay time of the delay elements to be output from the final stage delay element 2n.例文帳に追加

初段の遅延素子２１に入力されたパルス信号は、遅延素子の合計遅延時間だけ遅延されて、最終段の遅延素子２ｎから出力される。 - 特許庁

The delay element chain 25 is constituted of delay elements in which input/output arranged corresponding to delay elements of each stage of the delay element chain 24 are reversed.例文帳に追加

遅延素子チェーン２５は、遅延素子チェーン２４の各段遅延素子に対応して配置された入出力を反転させた遅延素子により構成されている。 - 特許庁

An input delay/wiring delay calculation module 10 calculates gate delay/wiring delay 11 on the basis of the information 1, the information 7 and delay library information (a delay value excluding output stage delay) 12.例文帳に追加

入力遅延・配線遅延計算モジュール１０は、ゲート回路ネット情報１と出力段ゲート遅延・配線遅延情報７と遅延ライブラリ情報（出力段遅延を除く遅延値）１２とを基に、ゲート遅延・配線遅延１１を算出する。 - 特許庁

A delay circuit 20 adds an adjustable delay time to an output signal S1 of the input stage 10.例文帳に追加

遅延回路２０は、入力段１０の出力信号Ｓ１を調節可能に遅延させる。 - 特許庁

The delay circuits 251, 252 delay the input signals 201, 202 on the basis of the start timing.例文帳に追加

遅延回路２５１，２５２は、上記開始タイミングに基づき入力信号２０１，２０２を遅延させる。 - 特許庁

The output section of the delay circuit 16 is fed-back to the input section of the delay circuit 16.例文帳に追加

遅延回路１６の出力部は、遅延回路１６の入力部にフィードバックされている。 - 特許庁

A first delay apparatus outputs input data by delaying it for half the period of the input data.例文帳に追加

第１遅延器は入力データを入力データの半周期だけ遅延して出力する。 - 特許庁

Each delay block receives delay data, selects some number of the plural clocks based on the delay data, and starts the respective delay elements so as to delay an input signal.例文帳に追加

各遅延ブロックは遅延データを受信し、遅延データに基づいて複数のクロックのうちある個数を選択し、入力信号を遅延させるべくそれぞれの遅延要素を起動する。 - 特許庁

A detecting variable delay part 36 introduces delay quantity Δtd into an input signal and generates a delay signal for detection.例文帳に追加

検出用可変遅延部３６は入力信号に遅延量Δｔ_d を導入して検出用遅延信号を発生させる。 - 特許庁

A delay circuit 10 includes a plurality of delay units DI-DN, and outputs a delay signal when an input signal IS is inputted.例文帳に追加

遅延回路１０は、複数の遅延ユニットＤI〜ＤNを含み、入力信号ＩＳが入力されて遅延信号を出力する。 - 特許庁

A/D CONVERSION INPUT DELAY CORRECTION DEVICE, METHOD AND RECORDING MEDIUM例文帳に追加

Ａ／Ｄ変換入力遅延補正装置、方法、記録媒体 - 特許庁

The input buffer circuit 1 is distributed with delay adjustment sections 2-4 that adjust a delay time of an input signal.例文帳に追加

入力バッファ回路１には、入力信号のディレイ時間を調整するディレイ調整部２〜４が分散して設けられている。 - 特許庁

The input high-frequency signal is binalized by a comparator 1 to be input into a delay element 21 in the first stage of a delay element group 2.例文帳に追加

入力された高周波信号は、コンパレータ１で２値化され遅延素子群２の初段の遅延素子２１に入力される。 - 特許庁

The delay time adjustment element 121 delays an input signal for the delay time corresponding to the delay adjustment quantity stored in the delay time memory cell 111 and outputs the input signal to an output buffer 161.例文帳に追加

遅延時間調整素子１２１は、遅延時間記憶素子１１１に記憶された遅延調整量に応じた遅延時間で入力信号を遅延し、出力バッファ１６１へ出力する。 - 特許庁

In a second variable delay means 102, second delay is given to a second edge of an input signal by delaying the input signal so as to generate a second delay signal.例文帳に追加

第２の可変遅延手段１０２は、上記入力信号を遅延させて、入力信号の第２のエッジに第２の遅延を与え、第２の遅延信号を生成する。 - 特許庁

In a first variable delay means 101, first delay is given to a first edge of an input signal by delaying the input signal so as to generate a first delay signal.例文帳に追加

第１の可変遅延手段１０１は、入力信号を遅延させて、入力信号の第１のエッジに第１の遅延を与え、第１の遅延信号を生成する。 - 特許庁

According to the said automatic refresh signal aref and the delay signal tRAS delay, the input buffer generator 34 outputs a control signal buffer gen for controlling input buffers 36, 44 and 46.例文帳に追加

入力バッファジェネレータ３４は、前記自動リフレッシュ信号arefと、前記遅延信号tRAS delayとにより、入力バッファ３６、４４、４６を制御する制御信号buffer genを出力する。 - 特許庁

To provide a delay circuit that provides a delay time to an input signal without a delay and a waveform deformation or the like by a parasitic element so as to properly generate a delay signal and a delay pulse having a prescribed delay time with high accuracy, and to provide a semiconductor integrated circuit device including the delay circuit and a delay method.例文帳に追加

寄生素子による遅延や波形変形等を伴わず入力信号に遅延時間を付加して、所定遅延時間の遅延信号や遅延パルスを精度よく適宜に生成する遅延回路、遅延回路を含む半導体集積回路装置、及び遅延方法を提供すること。 - 特許庁

A delay compensation circuit 30 controls a delay amount of the delay circuit 20 according to an overdrive voltage V_OD of the input stage 10.例文帳に追加

遅延補償回路３０は、入力段１０におけるオーバードライブ電圧Ｖ_ＯＤに応じて、遅延回路２０の遅延量を制御する。 - 特許庁

In no-delay mode, an exception is raised if there is no input.例文帳に追加

無遅延モードでは、入力がない場合例外が送出されます。 - Python

Delay circuits DL11-DL16 delay the 'H→L edge' of an input signal, and non-inversion output it.例文帳に追加

遅延回路ＤＬ１１〜ＤＬ１６は、入力信号の“Ｈ→Ｌエッジ”を遅延させて非反転出力する。 - 特許庁

To reduce a consumption current during operation in a delay circuit for output of an input signal with a delay.例文帳に追加

入力信号を遅延させ出力する遅延回路において、動作時の消費電流低減をはかる。 - 特許庁

When the synchronizing edge signal starts a timer for delay correction and a period of a given delay (INTDELAY==input delay) elapses, an internal synchronizing signal (INT SYNC) where the delay is corrected is generated.例文帳に追加

同期エッジ信号が遅延補正用のタイマを起動して与えられた遅延量（INTDELAY==inputdelay）の期間を経過すると、遅延補正された内部同期信号（INTSYNC）を生成する。 - 特許庁

The difference between an input signal delay time, by the first delay line and a clock signal delay time by the second delay line, has a different value for each clock control comparator.例文帳に追加

クロック制御コンパレータ毎に第１の遅延線による入力信号遅延時間と第２の遅延線によるクロック信号遅延時間との差は異なる値を持つ。 - 特許庁

A CPU 24 outputs a delay time setting signal for setting a delay time to a delay circuit 22, based on delay time data inputted from an external input device.例文帳に追加

ＣＰＵ２４は、外部の入力デバイスから入力された遅延時間データに基づいて遅延時間を設定する遅延時間設定信号を遅延回路２２に出力する。 - 特許庁