「input delay」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Delay time of the delay circuit is adjusted according to the output permission signal and an input signal output indication signal DOT.例文帳に追加

この遅延回路の遅延時間が、出力許可信号と入力信号出力指示信号ＤＯＴとに従って調整される。 - 特許庁

The first input electric signal is inputted to an input electric signal delay circuit 168, produced and output as a delayed first input electric signal 169 by giving time delay equal to a chip period of a code.例文帳に追加

第1入力電気信号は、入力電気信号遅延回路168に入力されて、符号のチップ周期に等しい時間遅延が与えられて遅延第1入力電気信号169として生成されて出力される。 - 特許庁

To provide an on-delay protection method, in which even if a PWM drive signal which cannot ensure a predetermined on-delay time is input, a PWM drive signal which is less than the predetermined on-delay time will not be input to a power transistor.例文帳に追加

所定のオンディレイ時間を確保できていないＰＷＭ駆動信号が入力されても所定のオンディレイ時間以下のＰＷＭ駆動信号をパワートランジスタに入力しないオンディレイ保護方法を提供することを目的とする。 - 特許庁

The imaging device includes an imaging element 102, a delay unit 104 which gives a plurality of delay amounts to an image signal input from the imaging element 102, and an input unit 105 which inputs the image signal delayed by the delay unit 104.例文帳に追加

撮像素子１０２と、撮像素子１０２から入力される画像信号に複数の遅延量を持たせる遅延部１０４と、遅延部１０４により遅延された画像信号を取り込む取り込み部１０５とを備える。 - 特許庁

Consequently, even if the data input signal DIS arrives at the flip-flop circuit with the delay function with a delay of the delay time ΔT2, the flip-flop circuit 10 can inputs the data input signal DIS correctly.例文帳に追加

このため、遅延機能付フリップフロップ回路へのデータ入力信号ＤＩＳの到着が遅延時間ΔＴ２分だけ遅く到着しても、フリップフロップ回路１０は、正しくデータ入力信号ＤＩＳを取り込むことができる。 - 特許庁

This delay circuit 102 delays image data input by a video signal processing section 101 only by a time based on the delay quantity input by the delay quantity determination section 108 and outputs image data to an LED drive 103.例文帳に追加

遅延回路部１０２は、遅延量決定部１０８より入力された遅延量に基づいた時間だけビデオ信号処理部１０１より入力された画像データを遅延させて画像データをＬＥＤ駆動部１０３へ出力する。 - 特許庁

Since an input to an inverter IV2 falls from high to low after the delay, a signal outputted to an input/output port 15 as an output of the delay circuit 17 rises from low to high with a delay of about 3.3-8.3 ms.例文帳に追加

この遅れの後に、インバータＩＶ２への入力がハイからロウへ立ち下がるので、遅延回路１７の出力として入出力ポート１５へ出力される信号は、約３．３〜８．３ｍｓ遅れてロウからハイへ立ち上がる。 - 特許庁

While the input data are sequentially shifted by the delay elements 1 and 5, the delay elements 2 and 6, the delay elements 3 and 7 and the delay elements 4 and 8, inverse spread code sequence of the codes 1-4 and the codes 5-8 is sequentially shifted to calculate a correlation value between the input data and the inverse spread code sequence.例文帳に追加

遅延素子１と５、遅延素子２と６、遅延素子３と７、遅延素子４と８において入力データが順次シフトされる一方、コード１〜４、コード５〜８に逆拡散符号系列が順次シフトされ、入力データと逆拡散符号系列との相関値が計算される。 - 特許庁

The clock comparator 2 provides an output of signals UPn, DOWNn to select a delay element delaying an input signal from a delay element shifted by a plurality of stages or signals UP1, DOWN1 to select a delay element delaying an input signal from a delay element shifted by a single stage on the basis of the result of comparison.例文帳に追加

クロック比較器２は、比較結果に基づき、入力信号を遅延させる遅延素子を複数段移動させる信号ＵＰｎ、ＤＯＷＮｎまたは入力信号を遅延させる遅延素子を単数段移動させる信号ＵＰ１、ＤＯＷＮ１を出力する。 - 特許庁

A variable delay circuit 200 imparts a predetermined delay amount to the input clock signal based upon the delay control value 104 to generate and output the output clock signal.例文帳に追加

可変遅延回路２００により、遅延制御値１０４に基づいて入力クロック信号に所定の遅延量を与えることにより出力クロック信号を生成して出力する。 - 特許庁

This digital system is manufactured in which, for example, a programmable delay circuit can be inserted into the clock input part of a flip flop, and the delay time of the delay circuit can be retrieved by a genetic algorithm (GA).例文帳に追加

例えば、フリップフロップのクロック入力部にプログラマブル遅延回路が挿入され、この遅延回路の遅延時間が遺伝的アルゴリズム（ＧＡ）によって探索されるディジタルシステムを製造する。 - 特許庁

To provide a delay stage and a delay circuit which are insensitive to operational power supply voltage and have nearly constant delay time, regardless of the time intervals between pulses of an input signal.例文帳に追加

動作電源電圧に鈍感であり、かつ入力信号のパルス間の時間間隔に関係なくほぼ一定の遅延時間を持つ遅延ステージおよび遅延回路を提供する。 - 特許庁

Each of the delay modules compares phase or frequency differences generated when input signals pass through the comparison unit and reference unit respectively, and produces delay parameters of the delay modules.例文帳に追加

各遅延モジュールは入力信号がそれぞれ対照ユニットと参照ユニットを通ってから生じた位相又は周波数の相違を対照し、各遅延モジュールの遅延パラメータを発生する。 - 特許庁

A delay analyzing tool 22 finds the propagation delay time of the input signal path of the specified element and calculates the difference in propagation delay time between corresponding paths of the circuits shown by the two circuit diagrams.例文帳に追加

ディレイ解析ツール２２は、特定した素子の入力信号パスの伝搬遅延時間を求め、２つの回路図で示される回路の対応するパスでの伝搬遅延時間の差を計算する。 - 特許庁

In this way, the bias current flowed into the delay line 60 from the input circuit 64 is absorbed from the delay line 60 as the bias current of the input current 66.例文帳に追加

これにより、入力回路６４から遅延線６０に注入されたバイアス電流が、入力回路６６のバイアス電流として遅延線６０から引き込まれ相殺される。 - 特許庁

The first non-inverting amplifiers each receive an input signal from the input end with a specific delay time and give an output signal with a first delay time at the output end.例文帳に追加

第１の非反転増幅器はそれぞれ、入力端からの入力信号を固有の遅延時間で受け、出力端において第１の遅延時間で出力信号を与える。 - 特許庁

Memory input data having optimum setup/hold margin is generated by adjusting the delay time of the delay control section 11 and varying setup/hold of the input circuit 12.例文帳に追加

遅延制御部１１の遅延時間を調整して入力回路１２のセットアップ／ホールドを変化させることにより最適なセットアップ／ホールドのマージンを有するメモリ入力データを生成する。 - 特許庁

When a switch input is operated, delay due to a debounce processing and the time lag between voice input and switch operation are compensated.例文帳に追加

スイッチ入力の操作時点は、デバウンス処理による遅れと、音声入力とスイッチ操作との時間的なずれを補償する。 - 特許庁

The input signal delaying circuit (22) delays the input signal (RESETB) and outputs a delay signal (RES_DLY).例文帳に追加

入力信号遅延回路（２２）は、入力信号（ＲＥＳＥＴＢ）を遅延させて遅延信号（ＲＥＳ＿ＤＬＹ）を出力する。 - 特許庁

The delay is normally incorporated when an input signal level is low, and diminished when the input signal level is high.例文帳に追加

その遅延は通常、入力信号レベルが低い場合には組み込まれ、入力信号レベルが高い場合には低減される。 - 特許庁

In the delay test circuit 10, an input clock signal 20 is input which is generated in the interior of the semiconductor integrated circuit.例文帳に追加

ディレイテスト回路１０には、当該半導体集積回路の内部で生成された入力クロック信号２０が入力される。 - 特許庁

To minimize delay in input time and errors in input when connection with the Internet is performed by using a cellular telephone.例文帳に追加

携帯用電話機を利用してインターネットに接続する時、入力時間の遅延と入力上の誤りを最小化する。 - 特許庁

The hard macro cell comprises a clock input terminal to input a clock signal from outside, flip-flop circuit which is operated, based on the clock signal inputted from the clock input terminal, clock signal delay circuit for generating a clock delay from the clock input terminal to a clock input terminal of the flip-flop circuit, and controller for controlling the quantity of the clock delay generated by the clock signal delay circuit from outside.例文帳に追加

外部よりクロック信号を入力するクロック入力端子と、前記クロック入力端子から入力されたクロック信号に基づいて動作するフリップフロップと、前記クロック入力端子から前記フリップフロップのクロック入力端子までのクロックディレイ量を生成するクロック信号遅延回路と、前記クロック信号遅延回路で生成されるクロックディレイ量を外部から制御する制御手段とを備える。 - 特許庁

An SNR improvement circuit 4 improving an SNR of an input signal includes: a delay part 50 generating one or more delay signals by delaying the input signal; and an addition part 60 adding the one or more delay signals and the input signal before being delayed.例文帳に追加

入力信号のＳＮＲを改善するＳＮＲ改善回路４は、上記入力信号を遅延させて１つ以上の遅延信号を生成する遅延部５０と、上記１つ以上の遅延信号と遅延前の上記入力信号とを加算する加算部６０とを含んでいる。 - 特許庁

The plurality of the delay elements delay pulse output signals input into the first pulse input terminals according to analog signal inputs into an analog signal input terminals and output the same from the pulse output terminals, and any one of the plurality of the delay elements receives a pulse signal from the outside.例文帳に追加

また、複数の遅延素子は、第１のパルス入力端子に入力されたパルス出力信号を、アナログ信号入力端子に入力されたアナログ信号に応じて遅延させてパルス出力端子から出力し、複数の遅延素子のいずれか１つは外部からパルス信号が入力される。 - 特許庁

A measurement device comprises: a plurality of input delay adjusting parts for delaying each input signal and outputting respectively according to each input delaying selection signal respectively; and a plurality of output delay adjusting parts for delaying the corresponding signal among the signals outputted from the plurality of input delay adjusting parts according to respective output delay selection signals.例文帳に追加

測定装置であって、それぞれへの入力遅延選択信号に従って、それぞれへの入力信号を遅延させて出力する複数の入力遅延調整部と、それぞれへの出力遅延選択信号に従って、前記複数の入力遅延調整部から出力された信号のうち対応する信号を遅延させて出力する複数の出力遅延調整部とを有する。 - 特許庁

The delay lock loop includes an input section (9), serial connection delay cells (30, 50, 70, 90) and an output section (10) and in the output section, a signal (Prestrobe) delayed just for a delay time (Tk) is supplied by a delay chain (1).例文帳に追加

遅延ロックループは、入力部（９）と直列接続遅延セル（３０，５０，７０，９０）と出力部（１０）とを有し、出力部では、遅延鎖（１）により遅延時間（Ｔｋ）だけ遅延された信号（ＰｒｅＳｔｒｏｂｅ）が供給される。 - 特許庁

On the occasion of testing the two variable delay circuits 3 and 17, the delay time for testing is set on the circuits 3 and 17 and the reference clock signal delayed through the reference variable delay circuit 3 is input to the strobe variable delay circuit 17.例文帳に追加

両可変遅延回路３，１７のテストの際、当該回路３，１７にはテスト用遅延時間が設定され、基準可変遅延回路３を経て遅延された基準クロック信号はストローブ可変遅延回路１７に入力される。 - 特許庁

The delay circuit has a delay circuit for delaying the input signal for the predetermined time and an inverting circuit for inverting the signal delayed for the predetermined time in such a manner that the delay circuits are desirably constituted of delay synchronizing loop circuits.例文帳に追加

反転遅延回路は、入力信号を前記所定時間遅延させる遅延回路と、所定時間遅延された信号を反転させる反転回路とを具備し、遅延回路は遅延同期ループ回路より構成されることが望ましい。 - 特許庁

A one-line delay element 1 receives a video input signal 13 and delays the portion of one line of pixel to output a line delay output 15.例文帳に追加

１ライン遅延素子１は映像入力信号１３を入力し、画素１ライン分を遅延しライン遅延出力１５を出力する。 - 特許庁

Furthermore, one of the delay circuits is selected and the selected delay circuit provides an output in response to a peak voltage discriminated on the basis of an input signal.例文帳に追加

また、入力信号に基づいて判断されるピーク電圧に応じて複数の遅延回路から１つを選択して出力するものである。 - 特許庁

To keep the delay time difference of input signals within its constraint and to increase the delay time of the clock signal that is inputted to a logical block.例文帳に追加

入力信号間の遅延時間差を制約条件内に収め、論理ブロックに入力されるクロック信号の遅延時間を遅らせる。 - 特許庁

Frictional force of the ball screw mechanism 58 can be reduced, and response delay in relation to a road surface input and control delay can be reduced.例文帳に追加

ボールねじ機構５８の摩擦力を小さくすることができ、路面入力に対する応答遅れ、制御遅れを小さくすることができる。 - 特許庁

The pulse running part includes a plurality of delay elements for giving a delay amount corresponding to a magnitude of the analog input signal to a running pulse.例文帳に追加

パルス走行部は、走行するパルスに対して、アナログ入力信号の大きさに応じた遅延量を与える複数の遅延素子を有する。 - 特許庁

A pulse running part 201 has a plurality of delay elements for giving a delay amount in response to a magnitude of an analog input signal to a running pulse.例文帳に追加

パルス走行部201は、走行するパルスに対して、アナログ入力信号の大きさに応じた遅延量を与える複数の遅延素子を有する。 - 特許庁

A lower bit latch section 103 latches the output signal of a plurality of delay elements when a delay stop signal that delays a stop signal is input.例文帳に追加

下位ビットラッチ部103は、停止信号を遅延させた遅延停止信号が入力されたときに複数の遅延素子の出力信号をラッチする。 - 特許庁

The circuit 12 is configured of a bandpass delay line having an input terminal 16 and an output terminal 18 or other delay lines.例文帳に追加

第１の遅延回路１２は、入力端子１６と出力端子１８とを有する帯域通過遅延線やその他の遅延線で構成される。 - 特許庁

The first delay circuit 6 is configured by cascading a plurality of first delay stages 6a and an input signal is received by an initial stage of them.例文帳に追加

第１遅延回路６は、複数の第１遅延段６ａを縦続接続して構成されており、入力信号を初段で受けている。 - 特許庁

Timing pulses generated from a clock-pulse generation section 2100 are input to an amount-of-transmission-delay measurement section 2102 and a timing delay circuit 2104.例文帳に追加

クロック・パルス生成部２１００から発せられたタイミングパルスは伝送遅延量測定部２１０２とタイミング遅延回路２１０４に入力される。 - 特許庁

An input video signal is given to an adder section 12 without a delay or delayed in delay circuits 10a, 10b by different times and given to the adder section 12.例文帳に追加

入力映像信号は、そのままおよび遅延回路１０ａ、１０ｂにおいて、異なる時間遅延して加算部１２に入力される。 - 特許庁

The delay test on the input terminal side of an IP macro 10 is executed by performing the delay test between a flip-flop 15 and a scanning flip-flop 14.例文帳に追加

ＩＰマクロ１０の入力端子側の遅延試験をフリップフロップ１５とスキャンフリップフロップ１４間の遅延試験を行うことで実行する。 - 特許庁

The edge detection means comprises: a differential delay circuit 1 outputting a signal obtained by delaying the input FM signal; and a differential AND circuit 2 which inputs the input FM signal as first input and a signal outputted from the differential delay circuit as second input.例文帳に追加

エッジ検出手段は、入力ＦＭ信号を遅延させた信号を出力する差動遅延回路１と、入力ＦＭ信号を第１の入力とし、差動遅延回路から出力された信号を第２の入力とする差動ＡＮＤ回路２とからなる。 - 特許庁

An input image signal is fed to a delay circuit 31 and an activity arithmetic circuit 32.例文帳に追加

入力画像信号は、遅延回路３１と、アクティビティ演算回路３２とに供給される。 - 特許庁

A delay circuit delays an input signal received with asynchronism with a clock signal by the prescribed time.例文帳に追加

遅延回路は、クロック信号に非同期で受信した入力信号を所定時間遅延させる。 - 特許庁

Moreover, a power supply stabilizer 39 is provided in an input part of a time constant circuit of the delay time circuit 14.例文帳に追加

また、遅延回路１４の時定数回路の入力部には電源安定器３９を設けた。 - 特許庁