「input delay」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The optical DQPSK receiver includes: a first branch and a second branch provided with a delay interferometer, a balanced detector and a data reproducing circuit in the order, respectively; the multiplier to which the preceding stage signal and post stage signal of the data reproducing circuit are input in at least one of the first branch and the second branch; and an amplitude detection circuit for detecting the amplitude of the output signal of the multiplier.例文帳に追加

光ＤＱＰＳＫ受信機は、遅延干渉計、バランスド検出器、およびデータ再生回路をそれぞれ順に備える第１ブランチおよび第２ブランチと、第１ブランチおよび第２ブランチの少なくとも一方においてデータ再生回路の前段信号と後段信号とが入力される乗算器と、乗算器の出力信号の振幅を検出する振幅検出回路と、を備える。 - 特許庁

After the successive screen scrolls are finished, the time when the transmission delay is small and when the number of reservations for screen transmission is small and when there is no input event from a client is recognized, and the drawing data Gnew highly compressed and already sent is compressed at normal compression (high quality) and resent at a time in a Lazy Update mode to the client device to update the display to high quality.例文帳に追加

前記連続的な画面スクロールが終わった後、伝送遅延が小さく、且つ画面送信予約数が少なく、且つクライアントからの入力イベントがないときを判断して、前記高圧縮して送信済である描画データＧnewを、[通常圧縮](高品質)で圧縮すると共に[Lazy Updateモード]で纏めてクライアント装置へ再送信し、高画質に表示更新させる。 - 特許庁

The working fluid 14 outflowing from the chamber 16 in compliance with the displacement of the object 15 is restricted by the orifice 18, and a reaction directed oppositely to the displacement is generated in the piston 3 which causes a delay to the movement of the object 15, an the piston 3 touches the switch contact 7 only when the input from the object 15 is continued during the delayed time.例文帳に追加

被検出物１５の変位に応じて液室１６内から流出されるべき作動流体１４がオリフィス１８によって制限され、ピストン３に変位方向と反対方向の反力を生じ、被検出物１５の移動に対する遅れを生じ、この遅れ時間中に被検出物１５からの入力が継続されて初めて、ピストン３がスイッチ接点７に接する。 - 特許庁

A path selection device is installed in each input path, so that it is not necessary to execute queuing, and a buffer storage device and a device for abandoning the same packet arriving with delay unique for flooding are installed in each output path, and the buffer storage device in an incoming side output path is provided with a storage capacity to such an extent that packet does not overflow.例文帳に追加

本発明は上記の課題を、入方路毎に経路選択装置を設置することにより待合せを行わせず、且つ出方路毎に緩衝記憶装置およびフラッディングに特有な遅れて到着する同一パケットを廃棄するための装置を設置し、着信側出方路における該緩衝記憶装置に対してはパケットが溢れない規模の記憶容量を具備させる手段により解決する。 - 特許庁

A frame frequency of an input video signal is detected, and a phase of a synchronization signal is adjusted according to the frame frequency, thus automatically adjusting delay time of a switching signal (hereinafter referred to as an LR signal) of the right and left pictures to be transmitted to shutter type liquid crystal glasses according to the frame frequency.例文帳に追加

入力された映像信号のフレーム周波数を検出し、フレーム周波数に応じて同期信号の位相を調整することにより、フレーム周波数に応じてシャッタ形式の液晶メガネに送信する左右映像の切替え信号（以降、ＬＲ信号と述べる）の遅延時間を自動的に調整する機能を有することにより、上述したクロストークの問題を解決するものである。 - 特許庁

To obtain a wireless repeater and a wireless communication system that can select a path for surest transmission from transmission data transferred in various arrival times depending on transmission paths in the case that one output path is to be selected from input paths and adapt the transmission delay time depending on the type of transmitted data.例文帳に追加

複数の入力経路から一つの出力経路を選択しなければならない場合に、伝送経路に応じた様々な到達時間で転送されてくる伝送データの中から、最も確実に伝送できる経路を選択できるとともに、伝送されるデータの種別に応じて伝送遅延時間を適応させることができる無線中継装置および無線通信システム得る。 - 特許庁

When the start of recording of musical sound pattern data is indicated, playing data inputted from an analog input terminal are converted by an A/D converter into digital audio data, which are recorded in a musical sound pattern data storage area of a RAM and reproduced while delayed by the delay time set in the selected and set remixing pattern corresponding to the data section.例文帳に追加

楽音パターンデータの記録開始が指示されると、アナログ入力端子から入力された演奏データは、Ａ／Ｄ変換器を介してデジタルオーディオデータに変換されて、ＲＡＭの楽音パターンデータ格納領域に記録されるとともに、当該データ区間に対応して、前記選択設定されたリミックスパターンに設定された遅延時間だけ、このデジタルオーディオデータが遅延されて再生される。 - 特許庁

To provide a multi-step relay system in which a signal of a stable level is input to a base station by transmitting signals from a mobile station and respective relay stations to succeeding relay stations at a suitable signal level independently of the location of the mobile station and time delay in automatic gain control is not generated due to increase in the number of relay stations.例文帳に追加

本発明は、移動局および各々の中継局からの信号を、移動局の位置に関係なく適切な信号レベルで後段の中継局に送信することによって安定したレベルの信号が基地局に入力され、さらに、中継局数の増加による自動利得制御の時間の遅れがない多段中継システムを提供することを目的とする。 - 特許庁

A column selecting circuit 16 is non-activated to prevent overlap of selecting a column selecting signal CLn and timing of non-activation of word lines WL based on an input signal EXBn of a glitch canceller 20 outputted preceding to a pre-charge signal PRE instead of a delay time τD added to a signal CAGn from which glitch noise caused by transition of an address CAn is eliminated.例文帳に追加

コラム選択信号ＣＬｎの選択とワード線ＷＬの非活性化のタイミングとの重なりを防止するために、アドレスＣＡｎの遷移に伴うグリッチノイズを除去した信号ＣＡＧｎに付加されていた遅延時間τＤに代えて、プリチャージ信号ＰＲＥに先行して出力されるグリッチキャンセラ２０の入力信号ＥＸＢｎに基づき、コラム選択回路１６を非活性化する。 - 特許庁

A data delay control part 106 generates a signal by delaying write input data S161 only for the rise time of an NRAS signal S158 and outputs the data S161 before the rise of the NRAS signal S158 or outputs the delayed signal after the fall of the signal S158 as an output signal S106 to a DRAM 104 to write the signal S106 in the DRAM 104.例文帳に追加

データ遅延制御部１０６で書き込み入力データＳ１６１をＮＲＡＳ信号Ｓ１５８が立ち上がっている時間だけ遅延させた信号を生成し、ＤＲＡＭへの出力信号Ｓ１０６として、ＮＲＡＳ信号Ｓ１５８が立ち上がる以前は書き込み入力データＳ１６１を、立ち下がってから以後は遅延させた信号を出力し、ＤＲＡＭ１０４に書き込む。 - 特許庁

Thereby, in determination of the material of the heating object 23, the output detection result of the inverter circuit 15 is prevented from becoming unstable due to control phase delay of the active filter 7 and transitional operation in soft start, and a commercial power input current of the inverter circuit 15 is stabilized, whereby not only increase of heating power and miniaturization can be achieved but also the material can correctly be determined.例文帳に追加

これによって、被加熱体２３の材質判別中はアクティブフィルタ７の制御位相遅れやソフトスタート中の過渡動作に起因するインバータ回路１５の出力検出結果が不安定なることを抑制可能となり、インバータ回路１５の商用電源入力電流を安定化させ、高火力・小型化を実現するだけでなく、材質判別を正確に行うことができる。 - 特許庁

In synchronism with clock signals generated from polyphase clock generating sections 1, 2 connected in series, with a plurality of delay circuits for delaying the period of an input pixel clock by a time dividing it into eight substantially equal parts, modulating sections 6, 7 generate PWM signals (MOD1, MOD2) corresponding to respective semiconductor lasers based on respective 8 bit pixel data outputted from the decoder 3.例文帳に追加

変調部６，７は、入力する画素クロックの周期を略８等分する時間だけ遅延させる複数の遅延回路を直列に接続した多相クロック発生部１，２から発生されるクロック信号に同期して、デコーダ３から出力される各８ビットの画素データを基に、各半導体レーザに対応するパルス幅変調信号（ＭＯＤ１，ＭＯＤ２）を生成する。 - 特許庁

A device includes a microphone array section consisting of pluralities of microphones and amplifiers disposed in a space, a data conversion section converting a multi-channel analog electric signal input from the microphone array section into a digital signal, a signal processing section controlling a delay time per channel tuning with a target direction, and a power section moving the microphones and/or the microphone array section.例文帳に追加

本発明は、空間内に配置された複数のマイクロホンと増幅器からなるマイクロホンアレイ部と、マイクロホンアレイ部から入力されるマルチチャネルのアナログ電気信号をデジタル信号に変換するデータ変換部と、目的とする方向に合わせてチャネルごとの遅延時間を制御する信号処理部と、マイクロホン乃至はマイクロホンアレイ部を移動させるための動力部を備える。 - 特許庁

A designated signal based on an operation clock is input to a delay circuit 2 having the same configuration as a component specified as a component constituting an obstacle to the operational guarantee of the semiconductor integrated circuit, and a signal obtained through the circuit is compared with a signal generated in a reference signal generating circuit 4 for regulating the reference time of the operational guarantee of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の動作保障の障害となる構成要素として特定された構成要素と同一構成を有する遅延回路２に、動作クロックに基づく所定信号を入力し、それを介して得た信号と、半導体集積回路の動作保障の基準時間を規定するためのリファレンス信号発生回路４で生成された信号とを比較する。 - 特許庁

The semiconductor device operates according to an internal clock based on the system clock, inputs/outputs data synchronized with the internal clock, and has a phase-locked loop for generating the internal clock and a switch element for switching delay paths to be inserted in a feedback loop with respect to the phase-locked loop on the basis of data input/output of the semiconductor device.例文帳に追加

半導体装置は、システムクロックに基づいた内部クロックで動作し、前記内部クロックに同期してデータを入出力する半導体装置であって、前記内部クロックを生成する位相同期回路と、前記半導体装置のデータの入出力に基づいて、前記位相同期回路に対するフィードバックループに挿入される遅延パスを切り替えるスイッチ素子とを有する。 - 特許庁

When a reset signal 109 is input to a flip-flop 100 by a user's reset operation while a CPU 105 is writing data to a flash ROM 106, output signal of an AND circuit 102 is regularly on "L" level since a reset delay signal 107 is on "H" level while the CPU 105 is writing data to the flash ROM 106.例文帳に追加

ＣＰＵ１０５がフラッシュＲＯＭ１０６にデータを書き込んでいる途中の時刻で、ユーザによるリセット操作によりフリップフロップ１００にリセット信号１０９が入力された場合、ＣＰＵ１０５がフラッシュＲＯＭ１０６にデータを書き込んでいる間は、リセット遅延信号１０７が‘Ｈ’レベルであるため、論理積回路１０２の出力信号は、常に‘Ｌ’レベルとなる。 - 特許庁

A phase error detection unit 4 determines a difference between terms of an output word clock LRCKo and an input word clock LRCKi using an LRCK term counter 41 and a 256 subtracter 42, the difference is cumulatively added by a cumulative addition unit 43, a comparison unit 414 performs comparison on whether the cumulatively added value exceeds one term of LRCKo and if it exceeds one term, a phase delay/progress signal is outputted.例文帳に追加

位相差検出部４は、出力ワードクロックＬＲＣＫｏと入力ワードクロックＬＲＣＫｉの周期の差をＬＲＣＫ周期カウンタ４１と２５６減算器４２により求めて累積加算部４３で累積加算し、その累積加算値がＬＲＣＫｏの１周期分を超えたかどうかを比較部４１４で比較し、１周期分を超えると位相遅れ／進み信号を出力する。 - 特許庁

To provide an AV server system that can simply realize recording of sources supplied from each source supply section without missing of the ends of the sources and transmission of the source in transmission timing as designated by each transmission section without intervention of a delay circuit to an input line and an output line and without the need for exclusive knowledge and materials during the operation of the AV server system.例文帳に追加

ＡＶサーバシステムにおいて、各素材供給部から供給される素材をそれぞれ末尾が途切れることなく収録することや、各送出部から指定された通りの送出タイミングで素材を送出させることを、遅延回路を入力ライン上や出力ライン上に介在させず、且つ、専門的な知識や機材を必要とせずに、ＡＶサーバシステムの運用中に簡単に実現させる。 - 特許庁

A microcomputer of inputting an NE signal for generating the rising edge with every 10° CA, calculates rising edge interval time of this time of the NE signal by input capture interruption processing every time when its NE signal rises, and calculates time T1 equivalent to 1°CA by dividing its time by 10, and executes the setting for generating timer interruption when intentional delay time Tz passes.例文帳に追加

１０°ＣＡ毎に立ち上がりエッジが生じるＮＥ信号が入力されるマイコンでは、そのＮＥ信号が立ち上がる毎のインプットキャプチャ割り込みの処理により、ＮＥ信号の今回の立ち上がりエッジ間隔時間を算出すると共に、その時間を１０で割って１°ＣＡ分の時間Ｔ１を算出し、更に、故意の遅延時間Ｔｚが経過したときにタイマ割り込みを発生させる設定を行う。 - 特許庁

A controller 10 uses the application in the emulation processing to receive packets generated between the communication terminals E1, E2 via input buffer memories 32, 42 to store each received packet respectively to packet storage memories 21, 22 for each stored delay time and transmits the packets via output buffer memories 43, 44 when the output buffer memories 43, 44 reach a storage available state.例文帳に追加

エミュレーション処理において、コントローラ１０は、上記アプリケーションを用いて通信端末装置Ｅ１，Ｅ２間で複数のパケットを発生し、発生された各パケットを入力バッファメモリ３２，４２を介して受信し、受信された各パケットをそれぞれ、格納された各遅延時間だけパケット保持メモリ２１，２２に記憶して保持した後、出力バッファメモリ４３，３３で格納可能となったときに出力バッファメモリ４３，３３を介して送信する。 - 特許庁

To provide a method of forming the macro-block library for logical simulation capable of setting a proper delay time not including the excess margin, to a macro-block wherein a clock control circuit is inserted between a macro-clock input terminal and a synchronizing output circuit, and to provide a layout designing method capable of easily eliminating the timing error, and remarkably shortening a time for designing.例文帳に追加

マクロクロック入力端子と同期化出力回路との間にクロック制御回路が挿入されているマクロブロックに対して、過剰なマージンを含まず適切な遅延時間を設定することが可能な論理シミュレーション用マクロブロックライブラリの作成方法と、このライブラリを用いて、タイミングエラーを容易に解消し設計期間を大幅に短縮することが可能なレイアウト設計方法とを提供する。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

The memory interface circuit 267 inputs the delay signals 11, 12, and 13 of a plurality of fields where discontinuity of the frame discontinuous period generated by frame frequency change is minimized and an interface field information 244 of a present field 11 into an IP conversion circuit 246, according to the results of a frame frequency comparison circuit 320, and the IP conversion circuit 246 performs IP conversion, based on these input signals.例文帳に追加

メモリインタフェース回路２６７は、フレーム周波数比較回路３２０の結果に応じて、フレーム周波数変化のために生じるフレーム不連続期間の不連続性を最小限に抑えた複数フィールドの遅延信号１１、１２、１３と現フィールド１１のインタレースフィールド情報２４４をＩＰ変換回路２４６へ入力し、ＩＰ変換回路２４６はこれらの入力信号をもとにＩＰ変換を行う構成とした。 - 特許庁

In an ultrasound receive beamformer 301, signals from two or more aperture elements are multiplexed at the input 107 of each beamformer channel 303, stored in different portions of a delay memory 309, delayed and apodized (313) in a time-multiplexed fashion, demultiplexed (312) at the output of the channel 303, and summed in different summation units 335 running at an upsampled rate.例文帳に追加

超音波受信ビームフォーマ３０１において、２つまたはそれ以上の開口素子からの信号が、各々のビームフォーマチャネル３０３の入力１０７において多重化（３０８）され、遅延メモリ３０９の異なる部分に保存され、遅延され、時分割多重方式でアポダイゼーション（３１３）され、そのチャネル３０３の出力において多重分離（３１２）され、アップサンプリングされたレートで動作する異なる加算部３３５において加算される。 - 特許庁

Level detectors 112-115 detect a reception level of an input signal subject to DFT processing by a DFT circuit 101, a selector 102 extracts a carrier whose reception level is lowest from the result of the level detectors 112-115, the detection processing of this carrier is assigned to a synchronization detector 106 and the detection processing of the other three carriers is assigned to delay detectors 103-105.例文帳に追加

ＤＦＴ回路１０１によってＤＦＴ処理が施された入力信号は、レベル検出器１１２〜１１５によって受信レベルの検出が行なわれ、選択器１０２はレベル検出器１１２〜１１５の結果から受信レベルが最も低いキャリアを抽出し、このキャリアの検波処理は同期検波器１０６に割り当て、他の３つのキャリアの検波処理は遅延検波器１０３〜１０５に割り当てる。 - 特許庁

An input buffer (inverter G_1), full band passing circuits (DELYIANNIS phase shift circuits) having at least two secondary transmission functions and an output buffer (inverter G_2) are sequentially connected, the full band passing circuits having the two secondary transmission functions have phase characteristics with respect to different frequencies and are cascade connected to obtain the approximately fixed delay time over the wide frequency band.例文帳に追加

入力バッファ（インバータＧ_１）と、少なくとも２個の２次の伝達関数を持つ全帯域通過形回路（ＤＥＬＹＩＡＮＮＩＳ形移相回路（Ｉ），（ＩＩ）と、出力バッファ（インバータＧ_２）とを順次接続し、２個の２次の伝達関数を持つ全帯域通過形回路は、異なる周波数に対する位相特性を有し、従続接続することで広い周波数帯域においてほぼ一定の遅延時間とする。 - 特許庁

In a UWB wireless communication apparatus for employing a plurality of the surface acoustic wave devices so as to output a reference signal pulse used for a reference of data decision and a data signal pulse in a prescribed timing, a set of tapped SAW delay lines of the same structure is located in axial symmetry to upper and lower parts except the direction of any tap of an input transducer or an output transducer.例文帳に追加

複数の表面弾性波装置を用いて、データ判定の基準となる基準信号パルスと、データ信号パルスとを所定のタイミングで出力するＵＷＢ無線通信機において、上記複数の表面弾性波装置それぞれについて、入力トランスデューサ又は出力トランスデューサのいずれか一方のタップの向きを除いて、同一構造の一組のタップ付ＳＡＷ遅延線を線対称となるように上下に配置する。 - 特許庁

On each path, an electrooptical converter for converting the 1st or 2nd optical signal into a 1st or 2nd corresponding optical signal corresponding to an electric input signal, an optical delay line for delaying the 1st or 2nd corresponding optical signal, and an optoelectric converter for converting the 1st or 2nd corresponding optical signal into a 1st or 2nd corresponding electric signal are provided.例文帳に追加

各経路には、第１及び第２の光信号を、それぞれ電気入力信号に対応する第１及び第２の対応する光信号に変換するための電気−光変換器と、第１の対応する光信号または第２の対応する光信号を遅延させるための光遅延線と、第１及び第２の対応する光信号を第１及び第２の対応する電気信号に変換するための光−電気変換器とが設けられている。 - 特許庁