「input delay」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

A delay clock signal 201, in which the second clock signal 103 is delayed with designated quantity, and the first clock signal 102 are combined by an exclusive or circuit 301 and outputted as the signal with the designated duty ratio on the same frequency as the input clock signal 101.例文帳に追加

前記第２のクロック信号１０３を所定量遅延させた遅延クロック信号２０１と第１のクロック信号１０２とを排他的論理和回路３０１により合成し、入力クロック信号１０１と同じ周波数で所定のデューティ比の信号として出力させる。 - 特許庁

The predistortion type amplifier has a means for operating a correlation value from a baseband input signal and a demodulated signal and generating a signal to be increased/decreased corresponding to the time delay quantity of said demodulated signal, and a means for controlling the output signal of a voltage controlled oscillator 15 based upon said generated signal.例文帳に追加

ベースバンド入力信号と復調信号とから相関値を演算し、上記復調信号の時間遅延量に応じて増減する信号を生成する手段と、該信号に基づき、電圧制御発振器１５の出力信号を制御する手段と、を有する。 - 特許庁

To provide a method for controlling an automatic transmission for determining synchronization of an input shaft and an output shaft accurately without causing delay in time even when rotational speed of the output shaft cannot be detected, shortening speed change operation time, and reducing mechanical shock caused by fitting operation.例文帳に追加

出力軸の回転速度が検出できない場合であっても、入力軸と出力軸との同期判定を時間遅れなく正確に行うことができ、変速操作時間を短縮できるとともに、嵌入操作による機械的なショックの小さい、自動変速機の制御方法を提供する。 - 特許庁

The jitter control means composed of a frequency dividing circuit 12, phase comparing circuits 14 and 15, counters 15 and 17 and a variable delay circuit 13 updates the select signal until selecting a reception side terminal in which the capacitive reflection pulse is overlapped on the jitter portion of the input clock in the reception side terminal.例文帳に追加

分周回路１２、位相比較回路１４、１５、カウンタ１５、１７、可変遅延回路１３からなるジッタ調整制御手段は、受信側端子における入力クロックのジッタ部分に容量性反射パルスが重なる受信側端子を選択するまで選択信号を更新する。 - 特許庁

A calculation formula of a measurement error resulted from a response delay of a sensor output voltage by an input circuit given from a sensor to an A/D converter 4 and from a voltage change by a redistribution of a charge is calculated from the relational expression of a circuit, and the correction for an A/D conversion value is carried out, based on the calculation formula.例文帳に追加

センサからＡ／Ｄ変換部４までの入力回路によるセンサ出力電圧の応答遅れと、電荷の再配分による電圧変化に起因する計測誤差の計算式を回路の関係式から求め、計算式に基づいてＡ／Ｄ変換値の補正を行う。 - 特許庁

In case of I, in S17, a driving force is controlled based on a control input accelerator opening cAPO with smaller delay opening property for an actual accelerator opening APO, and in S18, it is checked whether cAPO is less than a set basic accelerator opening APOa (accelerator operation type I-2) or larger than the same (accelerator operation type I-1).例文帳に追加

Iの場合Ｓ17で、実アクセル開度APOに対し遅開き特性の小さな制御入力アクセル開度cAPOに基づく駆動力制御を行い、Ｓ18でこのcAPOが基本的な設定アクセル開度APOa未満（アクセル操作形態I−2）か以上（アクセル操作形態I−1）かをチェックする。 - 特許庁

The delay time adjusting means 41 is a means for delaying input signals to the headphone 3 in proximity to the outer ear so that sound waves from the headphone 3 in proximity to the outer ear and sound waves from the woofers 42 arrive at the same time on the assumption that the arrival of sound waves from the woofers 42 is behind the arrival of sound waves from the headphone 3 in proximity to the outer ear.例文帳に追加

遅延時間調整手段４１は、外耳近傍型ヘッドホン３からの音波よりウーファ４２からの音波の到達が遅れることを前提として、両音波の到達が同時になるように、外耳近傍型ヘッドホン３への入力信号に遅延をかける手段である。 - 特許庁

An integration coefficient is calculated on the basis of a zoom position input detected by a zoom position sensor and a correction value from a delay circuit 34 in order to calculate an integration coefficient such as to effectively utilize an excessive area of a photographing surface without surpassing an effective image circle even in the entire zoom positions.例文帳に追加

全てのズーム位置においても有効像円を超えないで、且つ撮像面の余剰エリアを有効に利用するできるような積分係数を算出するために、ズーム位置センサーによって検出されたズーム位置入力と、遅延回路３４からの補正値に基づき積分係数が算出される。 - 特許庁

There is provided a delay buffer memory 132 in which image information of PGB transmitted from an image data input portion 101 is converted to image information of YMCK in an image processing portion 102, the converted image information is stored and the stored image information is outputted to an image data output portion 104 as required.例文帳に追加

画像データ入力部１０１からのＲＧＢの画像情報が画像処理部１０２にてＹＭＣＫの画像情報に変換され、変換された画像情報を保持し、保持した画像情報を必要に応じて画像データ出力部１０４に出力する遅延バッファメモリ１３２を備える。 - 特許庁

The digital broadcasting receiving terminal includes: a comparison part for determining a transfer delay from a data input/output amount into/from a transmitting buffer; a reduction part for reducing the data amount of the data to be transferred; and a reduction method decision part having a reduction policy table which reduces the data amount for each type of the data.例文帳に追加

デジタル放送受信端末は、送信用バッファに対するデータ入出力量から転送遅延の判定をおこなう比較部、転送するデータのデータ量を削減する削減部、データの種類ごとにデータ量を削減する削減ポリシーテーブルを有する削減方法決定部を含む。 - 特許庁

The IQ signal of the base band of an input code sequence is delayed by a delay unit 1, is amplitude-limited by a signal amplitude limiter, then band-limited by a digital LPF 3, converted into an analog signal by a D/A converter 4, and supplied to an orthogonal modulator (not shown) and a transmission amplifier.例文帳に追加

入力された符号系列のベースバンドのＩＱ信号は、遅延部１で遅延された後、信号振幅制限部で振幅制限され、次いで、デジタルＬＰＦ３で帯域制限されてＤ／Ａコンバータ４でアナログ信号に変換され、図示しない直交変調器や送信増幅器に供給される。 - 特許庁

To provide a suitable open drain output circuit used for an I^2C bus interface capable of outputting an output signal aligned in a delay for the transition of an input signal, while having rising and falling characteristics of the output signal adhering to the I^2C bus interface.例文帳に追加

Ｉ^２Ｃバスインターフェース規格に対応した出力信号の立ち下がり特性及び立ち上がり特性を備えながら、入力信号の遷移に対する遅延を揃えた出力信号を出力可能とするＩ^２Ｃバスインターフェースに使用して好適なオープンドレイン出力回路を提供する。 - 特許庁

The optical delay circuit in which an optical waveguide is used is provided with a turning around part 4 in which a core 2 of the optical waveguide turns around in a direction, an input part 5a and an output part 5b, and the depth of the core 2 varies three-dimensionally so that a mutual crossing is avoided.例文帳に追加

光導波路を用いた光遅延回路において、前記光導波路のコア２が一方向に周回している周回部４と、入力部５ａおよび出力部５ｂを有し、かつ前記コア２は互いに交差しないように三次元的に深さが変化しているものとする。 - 特許庁

The ΔΣ modulation circuit has: a first integrator and a second integrator connected in series; a quantizer connected to an output of the second integrator; a delay device arranged in a feedback path from the output of the quantizer to the input of the first and the second integrator.例文帳に追加

ΔΣ変調回路は、直列に接続された第１積分器および第２積分器と、第２積分器の出力に接続される量子化器と、量子化器の出力から第１および第２積分器の入力へのフィードバック経路に配置された遅延器を有する。 - 特許庁

To enable each driver to inform a sender and a recipient of an article that delivery operation will be delayed at any time by allowing the driver to have a portable terminal which can be connected to the Internet and operates the portable terminal to input the possibility of the delay of the delivery operation in such a case.例文帳に追加

各運転手がインターネット接続可能な携帯端末を所有し、配送業務に遅れが生じそうなときは運転手が携帯端末を操作入力することにより、物品の発送者と受領者に対してその旨を逐一通知することを可能とする。 - 特許庁

The game control means mounted on a main board executes a security check program and a software delay processing in response to the input of a reset signal, transmits a putout start command to a putout control board, and confirms a detection signal of a clear switch for clearing the contents of backup RAM.例文帳に追加

主基板に搭載されている遊技制御手段は、リセット信号の入力に応じて、セキュリティチェックプログラムおよびソフトウェア遅延処理を実行したら、払出制御基板に対して払出起動コマンドを送信した後、バックアップＲＡＭの内容をクリアするためのクリアスイッチの検出信号を確認する。 - 特許庁

The limiter compressor processor 7 performs suppression processing and release processing to voice data from a delay unit 6 to allow processing timing to match an input voice signal (a) by maximum voice level information (r) in the section of a level detector 1, and outputs an output signal (n).例文帳に追加

リミッタ・コンプレッサ処理部７はレベル検出部１の区間内の最大音声レベル情報ｒによって入力音声信号ａに対して処理タイミングを一致させるための遅延器６からの音声データに対して抑圧処理及び開放処理を行い、出力信号ｎを出力する。 - 特許庁

A delay medium (12) is provided between the splitter (11a) and optical fiber (13), so that a difference between an arrival time of a signal passed through the splitter (11a) at an input end of the optical fiber (13), and the response time of the control system (17) is reduced to thereby suppress a variation in an output signal level.例文帳に追加

分岐器(11a)と増幅用光ファイバ(13)との間には、遅延媒体(12)が配置されており、分岐器(11a)を通過した信号の増幅用光ファイバ(13)の入力端への到達時間と制御系(17)の応答時間とのずれを縮小させることにより、出力信号レベルの変動が抑制される。 - 特許庁

Concerning this timing verification method, when a PLL circuit exists on a clock path formed between a clock supply terminal for supplying a first clock designated as a verification object and the clock input terminal of an FF set at the terminal as a verification object, a second terminal clock delay value is found on the basis of a first terminal clock delay value DCE1, the jitter of the PLL and an stationary phase error.例文帳に追加

開示されるタイミング検証方法は、検証対象として指定された第１のクロックを供給するクロック供給端と検証対象として終点に設定されたＦＦのクロック入力端子との間に形成されたクロック・パス上にＰＬＬ回路が存在する場合には、第１終点クロック遅延値ＤＣＥ１と、終点ループ遅延値と、ＰＬＬにおけるジッタ及び定常位相誤差とに基づいて、第２終点クロック遅延値を求める。 - 特許庁

The capacitive load driving circuit includes at least one delay element for delaying an input control signal which operates a plurality of driving signals all at once, a plurality of timing circuits composed of circuits for receiving the input control signal and circuits for receiving the delayed signal, and a plurality of high-voltage output circuits for receiving a corresponding output signal from the plurality of timing circuits and outputting a driving signal.例文帳に追加

容量性負荷駆動回路は、複数の駆動信号を一斉に動作させる入力制御信号を遅延させる少なくとも１つの遅延素子と、入力制御信号を受けるものと、遅延信号を受けるものとからなる複数のタイミング回路と、複数のタイミング回路からの対応する出力信号を受け、駆動信号を出力する複数の高電圧出力回路とを備える。 - 特許庁

A smaller number of delay elements than the number of the intersection point elements are allocated to arbitrary intersection point elements, thus delaying a signal from the input terminal to the output terminal of the intersection point element allocated by the allocated delay element.例文帳に追加

信号処理装置に実行させる信号処理モジュールにおいて、複数の入力端子と複数の出力端子との交点である交点要素に、それぞれ、当該入力端子から当該出力端子への信号をオン／オフするオン／オフ要素と、該信号のレベルを制御するレベル制御要素とを備えると共に、その交点要素の数よりも少ない数の遅延要素を、任意の交点要素に割り当て、割り当てた遅延要素により割り当てた交点要素の入力端子から出力端子への信号を遅延させる。 - 特許庁

To provide an input character string prediction device, for immediately displaying a predicted candidate list when it is supposed that the necessity for a user to confirm predicted candidates is high, and displaying the predicted candidate list with delay when it is supposed that the necessity for the user to confirm the predicted candidates is low.例文帳に追加

この発明は、予測候補をユーザに確認させる必要性が高いと想定されるときには予測候補リストを直ちに表示させ、予測候補をユーザに確認させる必要性が低いと想定されるときには予測候補リストを遅らせて表示させることができる入力文字列予測装置を提供することを目的とする。 - 特許庁

To provide a clock supply control system capable of easily and automatically designing a gated clock, with which the characteristics of minimizing a clock skew and suppressing increase in the signal delay of an enable signal are satisfied, in a short time in gated clock design under the control of a multi- input/multi-stage enable buffer.例文帳に追加

多入力・多段のイネーブルバッファで制御されたゲーテッドクロック設計において、クロックスキューの最小化及びイネーブル信号の信号遅延増加を抑制するという特性を満たすゲーテッドクロック設計を容易且つ短時間で自動的に行うことができるクロック供給制御方式を提供すること。 - 特許庁

This in-band group delay constant type dielectric filter is provided with a plurality of dielectric coaxial resonators 104, 105 whose resonance frequency is variable, a coupling circuit that couples the dielectric coaxial resonators 104, 105 and an input output terminal 101 that is coupled with the dielectric coaxial resonators placed at both ends of a plurality of the dielectric coaxial resonators that are coupled.例文帳に追加

共振周波数が可変の複数の誘電体同軸共振器１０４，１０５と、各々の誘電体同軸共振器を結合させる結合回路と、複数の誘電体同軸共振器の結合の両端に位置する誘電体同軸共振器に結合された入出力端子１０１とを具備する。 - 特許庁

The first signal processing unit writes and reads an input signal, to and out of the delay memory through the access circuit and performs first signal processing for writing and reading the signal to and out of the double memories in each sampling cycle, according to a control signal generated by the μ program.例文帳に追加

第１信号処理部は、各サンプリング周期毎に、μプログラムから生成される制御信号に基づいて、入力信号に対して、アクセス回路を用いて行われる遅延メモリに対する信号の書込み及び読出しと、二重化メモリに対する信号の書込み及び読出しを含む第１信号処理を施す。 - 特許庁

A new tap coefficient is generated by a tap coefficient generating block 4 based on a preamble pattern (the fixed pattern of +1, 0, -1, and 0) outputted from a delaying block 1 and each output of a multiplying block 2 so that each tap coefficient of the multiplying block 2 can be updated while the input signal of the delay block 1 is indicating the preamble pattern.例文帳に追加

遅延ブロック１の入力信号がプリアンブルパターン（＋１，０，−１，０の固定パターン）を示す間に乗算ブロック２の各タップ係数を更新させるように、遅延ブロック１から出力されたプリアンブルパターンと、乗算ブロック２の各出力とに基づいて、タップ係数生成ブロック４により新たなタップ係数を生成する。 - 特許庁

The input timing of the optical pulses to the optical fiber 1 to be measured is adjusted by a delay device 4 so that the optical pulse (Pn) sent out from one light source (light source 2n) out of at least the three light sources may be propagated through the optical fiber 1 before the optical pulses sent out from the other light sources.例文帳に追加

遅延器４によって、少なくとも３つの光源のうちの１つの光源（光源２ｎ）から送出された光パルス（Ｐｎ）が、他の光源から送出された光パルスよりも先に被測定光ファイバ１を伝搬するように、光パルスの被測定光ファイバ１への入力タイミングが調整される。 - 特許庁

The transmission device 1 is configured to calculate a delay amount in a priority input buffer 11-1 for an IP packet including clock information required for synchronizing a receiving-side clock with a transmission-side clock, form a frame by being capsulated in a TLV packet and stored in a slot, and transmit a modulation signal to the receiving device 2.例文帳に追加

送信装置１は、受信側のクロックを送信側のクロックに同期させるために必要なクロック情報を含むＩＰパケットに対し、優先用入力バッファ１１−１において遅延量を算出し、ＴＬＶパケットにカプセル化し、スロットに格納してフレームを構成し、変調信号を受信装置２へ送信する。 - 特許庁

A detection circuit 302 generates error information nvco of a ratio T/t of a period T of an analog input signal and a period t of a sampling clock, a timing generation unit 304 generates the plurality of re-sampling timings by the plurality of delay times, and the data correction unit 303 generates the plurality of correction digital signals with the plurality of correction factors.例文帳に追加

検出回路３０２はアナログ入力信号の周期Ｔとサンプリングクロックの周期ｔの比Ｔ／ｔの誤差情報ｎｖｃｏを生成して、タイミング生成部３０４は複数の遅延時間で複数の再サンプリングタイミングを生成して、データ補正部３０３は複数の補正率で複数の補正デジタル信号を生成する。 - 特許庁

To provide a current differential protective relay device which is simplified in constitution without adding a delivery/receipt circuit for inputting an own-end CB input signal, does not perform zero-control on a mate-end current during a delay of a response, and performs current differential protective operation which matches a system state.例文帳に追加

本発明は、自端ＣＢ投入信号を入力するための受渡し回路を付加せず、構成簡素化すると共に、上述した応答遅れの間には相手端電流の零制御を行わず、系統状態に見合った電流差動保護演算を行う電流差動保護継電装置を提供することを目的としている。 - 特許庁

On the basis of that a phase of an output clock of the PLL circuit 10 for a lockup period is lagged from or led to a phase of the reference input clock, the delay is controlled and advancing or lagging only the phase momentarily can reduce the lockup period of the PLL circuit 10.例文帳に追加

ロックアップ期間のＰＬＬ回路１０の出力クロックが基準入力クロックに対して位相が所定量以上遅れているか又は進んでいるか検出結果に基づいて、遅延量を制御し、位相のみを瞬間的に進ませ又は遅らせることにより、ＰＬＬ回路１０のロックアップ期間を短縮する。 - 特許庁

The node proxy buffer controls input and output of the data packet in the node proxy buffer so that a predetermined queue length of the stored data packet can be held in a "connection state", and it controls to delay a predetermined time, and output the data packet from the node proxy buffer in the "breakdown state".例文帳に追加

ノードプロキシバッファは、「接続状態」である場合、蓄積されたデータパケットの所定キュー長が保持されるように、ノードプロキシバッファにおけるデータパケットの入力及び出力を制御し、「切断状態」である場合、所定時間だけ遅延させて、ノードプロキシバッファからデータパケットを出力するように制御される。 - 特許庁

The capacitance value of the decoupling capacitance 33 is of a capacitance value based on an allowable delay variation depending on the period from a change in input signal to a change in output signal of the wiring LS, and the allowable voltage variation depending on the voltage between the first power line LH and the second power line LL.例文帳に追加

デカップリング容量３３の容量値は、配線ＬＳにおける入力信号の変化から出力信号の変化までの期間に依存する許容遅延変動量と、第１電源線ＬＨと第２電源線ＬＬとの間の電圧に依存する許容電圧変動量に基づく容量値である。 - 特許庁

When there is an operation input from an operating means 35, the video image within the video range 38 is indicated in accordance with inputted operation contents while using image data within an image pickup range 37 stored in an image memory 32 during the delay time of the video signal, thereby enabling pseudo real-time operations to be performed.例文帳に追加

そして、操作手段３５から操作入力があると、映像信号の遅延時間の間は既に画像メモリ３２に蓄積された撮像範囲３７の画像データを用いて映像範囲３８の映像を入力された操作内容に対応させて表示し、擬似的なリアルタイム操作を実現する。 - 特許庁

To provide a mobile phone that can ensure the operability at the retrieval of a telephone directory by changing a delay time up to a display processing start of an image related to the result of retrieval from a key entry being a retrieval operation in response to an input interval of a key signal at the retrieval.例文帳に追加

検索時のキー信号の入力間隔に応じて、検索操作であるキー入力から前記検索結果に関連付けられた画像の表示処理開始までの遅延時間を変化させることにより、電話帳の検索時などにおける操作性を確保することが可能となる携帯型電話装置を提供する。 - 特許庁

Voice data input into a microphone 3 is externally transmitted to the exterior via a network and held in a digital delay 8, voice data transmitted from the exterior via the network is received, the voice data is removed from the received voice data, and then the voice data with the voice data removed is output from a loudspeaker 4.例文帳に追加

マイクロフォン３に取り込まれた音声データを外部にネットワーク送信し且つディジタルディレイ８に保持するとともに、外部からネットワーク送信されてくる音声データを受信し、この受信した音声データから上記保持した音声データを除去し、この除去後の音声データをスピーカ４から出力する。 - 特許庁

At the time of coasting of a vehicle and ON state of a lock-up clutch, in time duration t1, if step-in of an accelerator is performed and accelerator opening becomes large suddenly, after predetermined time delay, engine torque is increased suddenly by time duration t2, and input torque is increased rapidly as shown by a dashed line in the conventional case and shock occurred.例文帳に追加

車輌のコースト時で、かつロックアップクラッチがＯＮ状態の時に、時間ｔ１において、アクセルが急踏み（ステップイン）されてアクセル開度が急に大きくなると、エンジントルクは、所定時間遅延後、時間ｔ２で急に増加し、入力トルクは、従来、破線で示すように急増してショックが発生していた。 - 特許庁

The drive system sets a value obtained by converting a transfer delay angle for an input of a first and a second drive transfer mechanisms 4, 5 into a rotating angle of a shaft 1a of the stepping motor 1, so as to become larger than a rotating angle M generated for correction of phase deviation which is conducted when the stepping motor 1 is driven to rotate.例文帳に追加

駆動システムは、第１及び第２の駆動伝達機構４、５の入力に対する伝達遅れ角度をステッピングモータ１の軸１ａの回転角度に換算した値が、そのステッピングモータ１の回転起動に際して行われる位相ずれの修正時に発生する回転角度Ｍよりも大きくなるように設定する。 - 特許庁

Further, a clock signal for synchronizing control over the DRAMs DIMM21 to 2n is outputted from a clock drive circuit DRV1 of a memory control part 1, outputted through a clock line 3 which equalizes the signal propagation delay time to that of the data bus line 4, and connected to clock input terminals of respective SDRAMs DIMMs21 to 2n.例文帳に追加

また、ＳＤＲＡＭ ＤＩＭＭ２_1 〜２_n の制御の同期化を計るクロック信号は、メモリ制御部１のクロックドライブ回路ＤＲＶ１から出力され、データバス線４と信号伝搬遅延時間が等しくなるようなクロック線３を介して出力され、各ＳＤＲＡＭ ＤＩＭＭ２_1 〜２__n のクロック入力端子に接続されている。 - 特許庁

The storage devices is provided with a command decoder 1 for decoding an external command input COM and for detecting the command for performing the initial mode setting, and a delay circuit 3a for delaying the start timing of the bit line sensing in a memory core 4, relative to the normal operation, when the command for performing the initial mode setting is detected.例文帳に追加

外部からのコマンド入力ＣＯＭをデコードし、初期モード設定を行うためのコマンドを検知するコマンドデコーダ１、及び初期モード設定を行うためのコマンドが検知された場合、メモリコア４におけるビット線センスの開始タイミングを通常動作時と比して遅延させる遅延回路３ａを備える。 - 特許庁

To provide a program causing a CPU to execute in parallel a task that needs to be real-time and a task that does not, while avoiding the delay of a process realized by a task that does not need to be real-time enough to be able to respond to input from the outside within a predetermined period of time.例文帳に追加

外部からの入力に対して所定の時間内に応答を行うというリアルタイム性が要求されないタスクにより実現される処理の停滞を抑えつつ、リアルタイム性が要求されるタスクと、リアルタイム性が要求されないタスクとをＣＰＵに並行して実行させることが可能なプログラムを提供する。 - 特許庁

When a phase shift of the reproduced signal relative to a channel clock is to be evaluated, based on a difference between an output from a waveform equalization circuit to equalize an input reproduced signal to a predetermined target equalization characteristic and the target equalization characteristic, a group delay characteristic with respect to the frequency of the waveform equalization circuit is fixed.例文帳に追加

入力された再生信号を所定の目標等化特性に等化する波形等化回路の出力と、該目標等化特性との差分から、前記再生信号のチャネルクロックに対する位相ずれを評価する際に、該波形等化回路の周波数に対する群遅延特性を一定とする。 - 特許庁

The A/V server 1 on occasion detects a time code, accompanying a signal that has been input to a recording port 10 when the VTR was reproduced, or the internal file, from a time code detecting section 12 or 43, and based on the thus-obtained time code and an edit list, a reproduction command is issued in advance by the amount of delay.例文帳に追加

Ａ／Ｖサーバ１は、ＶＴＲを再生して記録ポート１０に入力した信号又は内部ファイルに付随しているタイムコードを、タイムコード検出部１２又はタイムコード検出部４３により随時検出し、この取得したタイムコードと編集リストとに基づき、再生コマンドをディレイ量の分だけ早めて発行する。 - 特許庁

The variable delay type oscillator is composed of an oscillation loop, which includes an SAW element and a variable phase circuit for changing the phase based on an input signal, and an output driving circuit for driving an outer circuit by using one contact of the oscillation loop as an output.例文帳に追加

ＳＡＷ素子と入力信号に基づいて位相を変える可変位相回路とを含む発振ループと、この発振ループの１接点を出力として外部回路を駆動するための出力駆動回路とにより可変遅延型発振器を構成し、前記出力駆動回路としてヒステリシスコンパレータを用いる。 - 特許庁

After error correction decoding is made by the error correction decoding circuit 11, a comparator 14 compares error correction encoding data A from the error correction encoding circuit 13 with data B obtained by delaying input data through the delay regulation circuit 12 and counts the number of points subjected to error correction by the error correction decoding circuit 11.例文帳に追加

比較器１４には誤り訂正内復号回路１１で誤り訂正内復号した後に、誤り訂正符号化回路１３で誤り訂正内符号化を処理したデータＡと、入力データを遅延調整回路１２で遅延したデータＢとを比較し、誤り訂正内復号回路１１で誤り訂正された個数をカウントする。 - 特許庁