「input delay」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Multiplication processing of an input signal delayed by a delay circuits corresponding to the order of filtering and a filter coefficient corresponding to the order representing the impulse response characteristic of the filter, is approximated by shifting and addition processing.例文帳に追加

フィルタ次数分の遅延回路によって遅延された入力信号とフィルタのインパルス応答特性をあらわす、次数分のフィルタ係数との乗算処理をシフト及び加算処理で近似する。 - 特許庁

To shorten a delay time of image data read from a frame buffer memory at an image processor mounted to and used for an in-vehicle imaging system when the frame rate of input image data is lowered.例文帳に追加

車載用撮像システムに搭載して用いる画像処理装置において、入力画像データのフレームレートが低下した場合に、フレームバッファメモリから読み出される画像データの遅延時間を抑えるようにする。 - 特許庁

To analyze a delay cause in consideration of simultaneous switching with high accuracy at high speed, by deciding at high speed the existence or non-existence of the occurrence possibility of simultaneous switching in a multi-input cell.例文帳に追加

多入力セルにおいて同時スイッチングが発生している可能性の有無を高速に判定し、同時スイッチングを考慮した遅延要因の解析を高精度かつ高速に行なえるようにする。 - 特許庁

A replica circuit used for the DLL circuit includes a delay circuit to which a first power supply voltage is supplied and an input clock signal to a clock buffer is inputted and from which a replica clock signal is outputted.例文帳に追加

ＤＬＬ回路に使用されるレプリカ回路は、第１の電源電圧が供給され、クロックバッファへの入力クロック信号が入力され、レプリカクロック信号を出力する遅延回路を含む。 - 特許庁

A signal addition processing part 110 performs addition of the input signal delayed in a signal delay processing part 109 and the signal component of the band to be extended through a band pass filter 108.例文帳に追加

信号加算処理部１１０は、信号遅延処理部１０９で遅延した入力信号と、帯域通過フィルタ１０８を介した拡張する帯域の信号成分を加算するようにしたものである。 - 特許庁

To provide a vibration control method for damping unnecessary vibration to reduce time delay and phase lag between an input signal and output signal of the control device with simple structure.例文帳に追加

不要な振動を減衰させる振動制御方法において、簡易な構成で、制御装置の入力信号と出力信号との間の時間遅延と位相遅れを低減する方法を提供する。 - 特許庁

To provide a USB transceiver capable of accurately correcting time lag of transfer delay between a differential comparator circuit and a single ended receiver circuit for an input data signal received through a USB.例文帳に追加

ＵＳＢを通じて受信した入力データ信号に対して、差動コンパレータ回路とシングルエンデッドレシーバ回路の伝達遅延の時間差を精度よく補正することができるＵＳＢトランシーバを提供する。 - 特許庁

The synchronism detection output is input to a control circuit and each time synchronism detection is performed, the control circuit processes propagation delay characteristic data resulting from the addition output and displays the data on a display.例文帳に追加

同期検出出力は制御回路に入力され、同期検出が行われる毎に加算出力で得られた伝搬遅延特性データを制御回路は処理して表示器に表示する。 - 特許庁

Electron-hole plasma is induced on the surface of the substrate 3 such as a semiconductor by the laser beam via the optical delay circuit 5, and consequently, the high-frequency transmission line 2 is short-circuited and the input wave is reflected.例文帳に追加

光遅延回路５を介してレーザー光が半導体等の基板３の表面に電子−正孔プラズマを誘起することで高周波伝送線路２を短絡し、入力波を反射する。 - 特許庁

At each stage, an input antenna signal and a spread code are correlated and coupled by a multiplier connected to the universally reverse cross correlation matrix to improve the time delay estimation of signal acquisition.例文帳に追加

その各段において、入力アンテナ信号と、拡散符号との相関をとり、普遍逆相互相関行列に接続された乗算器で結合することにより、信号獲得の時間遅延推定を改善する。 - 特許庁

A tap interval control section 4 controls delay intervals between the delayed signals used in the pre-distortion by the distortion compensation section in accordance with signal correlation information calculated from the input signal.例文帳に追加

タップ間隔制御部４は、入力信号から算出した信号相関情報を基に前記歪補償部によるプリディストーションに用いられる前記遅延信号間の遅延間隔を制御する。 - 特許庁

In so doing, at a signal input part 2, calibration signals Sin1 and Sin2 for measuring a circuit passage time τ of a signal and the phase delay time of the amplitude signal, with respect to the phase signal.例文帳に追加

その際、信号入力部２では、信号の回路通過時間τおよび位相信号に対する振幅信号の位相遅延時間を測定するための校正信号Ｓin１，Ｓin２を生成する。 - 特許庁

When the input channel is cued up, a changeover switch SW is automatically switched to a position of a contact b and the CUE signal from a CUE bus 46 bypasses a CUE delay section 80.例文帳に追加

入力チャンネルがＣＵＥされた際には、切換スイッチＳＷが接点ｂ側へ自動的に切り換わりＣＵＥバス４６からのＣＵＥ信号はＣＵＥ遅延部８０をバイパスするようになる。 - 特許庁

A DSP 20 for audio is provided with variable delay circuits 21-24 and parametric equalization circuits 25-28, and processes an input audio signal to supply it to plural speakers 3LF-3RB in automobile cabin 2.例文帳に追加

オーディオ用ＤＳＰ２０は、可変遅延回路２１〜２４と、パラメトリック等化回路２５〜２８とを備え、入力オーディオ信号を処理して、車室２内の複数のスピーカ３ＬＦ〜３ＲＢに供給する。 - 特許庁

To provide a unit and a method for print processing enabling efficient execution of print processing by preventing a processing delay even when an imperfect file exists in input image files.例文帳に追加

入力される画像ファイルの中に不完全ファイルが存在する場合でも、処理の滞りを防止して効率的にプリント処理を実行することができるプリント処理装置及びプリント処理方法の提供。 - 特許庁

To improve group delay time characteristics to the end of a passing band, in an SAW filter in which an input side electrode and an output side electrode are arranged by using a resonance type unidirectional electrode.例文帳に追加

共振器型一方向性電極により入力側電極及び出力側電極を構成したＳＡＷフィルタにおいて、通過帯域の端部まで群遅延時間特性を良好にすること。 - 特許庁

On the other hand, the input sound data are delayed by a delay circuit 11, and are converted to an analog signal by a digital-to-analog converter DAC 12.例文帳に追加

一方、入力楽音データは遅延回路１１において遅延され、ＤＡＣ１２によってアナログ信号に変換され、フィルタ１３によって高周波線分が除去され、差動アンプ１４へ出力される。 - 特許庁

A first AND gate 7 ANDs the input data signal and the inverting output, and a second AND gate 8 ANDs the noninverting output and the output f of the delay circuit 10.例文帳に追加

第１のＡＮＤゲート７は入力データ信号と逆相出力との論理積演算を行い、第２のＡＮＤゲート８は正相出力と遅延回路１０の出力ｆとの論理積演算を行う。 - 特許庁

To provide a signal transmission method which enables a user to transmit an accurate PWM signal from a signal output part to a signal input part, even when there is a factor of signal delay in a signal transmission path.例文帳に追加

信号伝送路に信号の遅延要因がある場合であっても、信号出力部から信号入力部へ正確なＰＷＭ信号を伝送することができる信号伝送方法を提供する。 - 特許庁

To reduce a connection delay by deciding a final digit number immediately reflecting a change in a number system even if the number system is changed and rapidly making a call when a telephone number including the final digit is input.例文帳に追加

番号体系の変更があった場合でも、その変更を迅速に反映した最終桁数判定を行い、最終桁の番号が入力されたときには即発呼して接続遅延を短縮する。 - 特許庁

A 90-degree phase delay power distributing part PSPD is connected to an input side of a carrier amplifier Amp1 and a peak amplifier Amp2, and a variable electric length power synthesizing part VTL2 is connected to an output side thereof.例文帳に追加

キャリアアンプＡｍｐ１とピークアンプＡｍｐ２との入力側に、９０度位相遅延電力分配部ＰＳＰＤを接続し、出力側に可変電気長電力合成部ＶＴＬ２を接続する。 - 特許庁

Transmission lines T1 and T2 make connections from a branch point A to non-inverted input terminals of the non-inverting type high-speed operational amplifiers OP1 and OP2 so that their transmission delay times become equal to each other.例文帳に追加

伝送線路Ｔ１，Ｔ２は、それぞれの伝送遅延時間が同等となるように、分岐点Ａから非反転型高速オペアンプＯＰ１，ＯＰ２の非反転入力端子までをそれぞれ接続する。 - 特許庁

The data operated by the arithmetic part 20 are delayed for a delay time in accordance with a setting of a state variable S5 and is outputted via an output terminal P5 or the input/output terminals P1 to P4.例文帳に追加

演算部２０が演算したデータは、状態変数Ｓ５の設定に応じた遅延時間の間遅延させて、出力端Ｐ５又は入出力端Ｐ１乃至Ｐ４を介して出力される。 - 特許庁

When the two signals for controlling a phase difference to be compared are inputted from the branch output part 300, a phase difference advance or delay judging part 600 judges whether the phase is advanced or delayed, based on the two input signals.例文帳に追加

分配して増幅した信号の位相差の絶対値と位相の進遅に基づいて、信号合成時の電力損失が最小になるように入力信号の位相を自動で変化させる。 - 特許庁

To disclose an optical transmitter including a laser source, a modulator for generating a differential phase shift keyed signal, and a delay interferometer having at least one input and at least one output.例文帳に追加

レーザ源、差動位相偏移変調信号を生成する変調器、ならびに、少なくとも１つの入力および少なくとも１つの出力を有する遅延干渉計を含む光送信器が開示される。 - 特許庁

The signal circuit 10B has alteration portions AJ1 to AJ3 for adjustment which are altered so as to adjust the delay time of the output signal behind the input signal.例文帳に追加

信号用回路１０Ｂは、入力信号に対して出力信号が遅延している時間である遅延時間を調整するために変更される調整用変更部ＡＪ１〜ＡＪ３を有する。 - 特許庁

In the delay interference device 6, an interference pulse light S6a is formed from the output pulse light S3 and interference pulse light S6b of the logic opposite to that of an input pulse light SIN from the clock pulse light S10 is formed.例文帳に追加

遅延干渉器６で、出力パルス光Ｓ_3から干渉パルス光Ｓ_6aを生成すると共に、クロックパルス光Ｓ_10から入力パルス光Ｓ_INとは逆論理の干渉パルス光Ｓ_6bを生成する。 - 特許庁

To eliminate operation backlash of a work platform even when a vehicle is stored with the work platform positioned in a high position, and prevent malfunction of a delay in action occurring to an input from an operation device.例文帳に追加

作業台を高所位置に位置させて車両を保管した場合であっても作業台の作動ガタを解消し、操作装置からの入力に対する動作遅れが生じる不具合を防止する。 - 特許庁

Control circuits 24 and 25 drive the circuit 23 on the basis of the input signal VIN and the delay signal SD, after the circuit 22 has caused the out signal VOUT to change sufficiently.例文帳に追加

そして、制御回路２４，２５は、入力信号ＶＩＮと遅延信号ＳＤに基づいて、第１ドライブ回路２２が出力信号ＶＯＵＴを充分に変化させた後に第２ドライブ回路２３を駆動する。 - 特許庁

At first, a delay circuit DL inputs a reset signal to an interruption terminal (XINT) of the CPU, the fraudulent reset flag is turned on by the interruption processing, and then the reset signal is input in the reset terminal (XSRST).例文帳に追加

遅延回路ＤＬにより、まず、ＣＰＵの割り込み端子（ＸＩＮＴ）にリセット信号が入り、割り込み処理により不正リセットフラグがオンにされ、その後、リセット端子（ＸＳＲＳＴ）にリセット信号が入る。 - 特許庁

A two-input NAND circuit NAND 1 makes the output signal of the comparator circuit CMP pass through to output the output signal during a period corresponding to the L level of the signal delayed by the delay circuit 13.例文帳に追加

２入力ＮＡＮＤ回路ＮＡＮＤ１は、遅延回路１３で遅延された信号のＬレベルに相当する期間において、比較回路ＣＭＰの出力信号を通過させて出力する。 - 特許庁

That is this data input circuit synchronizes effectively an internal data signal utilizing internal delay being adjustable when a frequency of the clock signal exceeds the prescribed critical value.例文帳に追加

すなわち、本発明のデータ入力回路は、前記クロック信号の周波数が所定の臨界値を超過する場合に調整可能な内部遅延を利用して内部データ信号を効果的に同期させる。 - 特許庁

The equiphase multi-phase clock signal generator circuit converts an input clock signal into half-frequency-divided complementary clock signals and inputs the frequency-divided complementary clock signals in a complementary voltage-controlled delay element array.例文帳に追加

本発明の等位相多相クロック信号発生回路では，入力クロック信号を２分周した相補クロック信号に変換した後に相補型の電圧制御ディレイ素子列に入力する。 - 特許庁

An AD conversion clock ADCLK corresponding to the frequency level of the spread clock SSCG_CLK out of AD conversion clocks ADCLK input to the selector circuit 11 with different delay amounts is output from the selector circuit 11.例文帳に追加

異なる遅延量でセレクタ回路１１に入力されたＡＤ変換クロックＡＤＣＬＫのうち、拡散クロックＳＳＣＧ＿ＣＬＫの周波数レベルに応じたものがセレクタ回路１１から出力される。 - 特許庁

To optimally receive optical signals by including, in an optical receiver, a demodulator having a delay interferometer comprising optical input that receives a phase modulated optical signal from a bandwidth limited transmission system.例文帳に追加

光受信器が、帯域幅制限伝送システムから位相変調光信号を受信する光入力を備える遅延干渉計を有する復調器を含み、光信号を最適に受信する。 - 特許庁

An oscillation starting-up circuit 4 which accepts a trigger pulse input for starting-up oscillation and starts up the oscillation is provided on the positive feedback loop or in the inside of the delay circuit 2 and the monostable multivibrator 3.例文帳に追加

発振起動用のトリガーパルス入力を受け付けて発振を起動する発振起動回路４が、正帰還ループ上、或いは、遅延回路２と単安定マルチバイブレータ３の内部に設けられている。 - 特許庁

To provide a control unit of a hybrid vehicle for avoiding a torque increase response delay while synchronizing by an increase in transmission input shaft rotation speed even when a rapid torque increase is required.例文帳に追加

急激なトルク増大要求があった場合でも、変速機入力軸回転数の上昇によって同期させつつトルク増大応答遅れを回避したハイブリッド車両の制御装置を提供する。 - 特許庁

In this meter device, an input signal is converted into deflection angle data corresponding to an indication angle of the indicator of a meter body 20 by a data conversion circuit 11, and the deflection angle data is integrated by a digital delay circuit 13.例文帳に追加

入力信号は、データ変換回路１１によりメータ本体２０の指針の指示角に相当する振れ角データに変換され、さらに振れ角データはデジタル遅延回路１３により積分される。 - 特許庁

To provide a display apparatus and a control method thereof which resolve inconvenience to a user, which is induced by asynchronization between user's input and an image signal, by shortening an image delay.例文帳に追加

映像遅延を減少させることによって、使用者の入力と映像信号の同期が合わないことから招来される使用者の不便を解消したディスプレイ装置及びその制御方法を提供する。 - 特許庁

To reduce a required amount of buffer memory while maintaining quality of transmission to reduce transmission delay when pieces of data to be input at a predetermined period are transmitted by continuous frames having predetermined configurations.例文帳に追加

所定周期で入力されるデータを連続する所定の構成を有するフレームで送信する場合に、伝送の品位を維持しつつ必要なバッファメモリ量を削減し、伝送遅延を軽減すること。 - 特許庁

The method of using synthesis algorithms modifies an input net to gate pin connections and swaps traditional non-tapered gates with tapered gates to improve the delay of timing critical paths.例文帳に追加

合成アルゴリズムを使用する方法は、ピン接続部をゲートするために入力ネットを修正し、タイミング・クリティカルな経路の遅延を改善するために従来の非テーパ付きゲートをテーパ付きゲートで交換する。 - 特許庁

When a timing error is caused in a flip-flop (11) as a result of timing verification, the capacity element (12) configuring a delay circuit is connected to an input side of the flip-flop (11) for the adjustment of the timing.例文帳に追加

タイミング検証の結果、フリップフロップ（１１）にタイミングエラーが生じている場合には、容量素子（１２）で遅延回路を構成してフリップフロップ（１１）の入力側に接続し、タイミング調整を行う。 - 特許庁

Thus, by judging the case that the input voltage holds a threshold or higher after delay time corresponding to situations as being abnormal, monitoring at all times including the time other than the time while driving the motor is made possible.例文帳に追加

そのため、状況に応じた遅延時間後に入力電圧が閾値以上を保持している場合を異常と判定することで、モータ駆動中以外も含めた常時監視が可能となる。 - 特許庁

Since only delay circuits with the necessary number of steps operate according to a cycle of the input frequency, power consumption of the whole system is reduced while responding to the frequency range of wide band and the power consumption is reduced especially in a high input frequency.例文帳に追加

入力周波数の周期に応じて必要な段数の遅延回路だけが動作することとなるため、広帯域の周波数範囲に対応しながらも系全体の低消費電力化を図ることが可能となり、特に高い入力周波数において低消費電力化を図ることができる。 - 特許庁

A non-reversal input terminal of the comparator 30 is connected to the output part 10a by way of a delay circuit 11, the reversal input terminal, to the output part 20a, the output terminal, to the base of a transistor 40 and the collector of the transistor 40, to the gate of FET 3 and an emitter is grounded.例文帳に追加

コンパレータ３０の非反転入力端子は遅延回路１１を介して出力部１０ａに、反転入力端子は出力部２０ａに、出力端子はトランジスタ４０のベースに接続され、トランジスタ４０のコレクタはＦＥＴ３のゲートに接続され、エミッタは接地されている。 - 特許庁