「input delay」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

After a binary signal generating circuit 11 converts an input acoustic signal from an acoustic signal source 4 into a binary signal, a binary signal processing circuit 12 adjusts the delay time.例文帳に追加

音響信号源４からの入力音響信号を２値信号生成回路１１で２値信号とした後、２値信号処理回路１２において前記遅延時間を調整する。 - 特許庁

When the initializing signal of low level is received in an input CL, low level is impressed to the inputs of pulse delay circuits DL31-DL3m and a buffer 11 and an output Q is turned into low level.例文帳に追加

入力ＣＬにローレベルの初期化信号を受けた場合、パルス遅延回路ＤＬ３１〜ＤＬ３ｍおよびバッファ１１の入力にローレベルが印加され、出力Ｑがローレベルになる。 - 特許庁

A comparator 503 is input by the differential signal Vc and a delay signal Vd, and a signal Ve resulting in comparison of a large and small voltages is supplied to a voltage adjustment circuit 504.例文帳に追加

比較回路５０３には差信号Ｖｃと遅延信号Ｖｄとが入力され、電圧値の大小から比較結果信号Ｖｅが電圧調整回路５０４に供給される。 - 特許庁

To provide a comparator circuit in which a delay time from the start of the condition of Vin1=Vin2 of input signals to the end of an output change in rise is approximately equal to that in fall.例文帳に追加

入力信号がVin1=Vin2 となってから出力変化が終了するまでの遅延時間を出力の立上り時と立下り時でほぼ等しいコンパレータ回路を提供する。 - 特許庁

A regulation part 4 regulates the amplitude, phase and delay time of a signal S3 distributed from an input signal S1 by a distribution part 2 and transmits them to a synthetic part 7 as a signal S4.例文帳に追加

調整部４は、分配部２により入力信号Ｓ１から分配される信号Ｓ３の振幅、位相、遅延時間を調整して信号Ｓ４として合成部７へ送出する。 - 特許庁

The PLL oscillation circuit 110 generates in the VCO 120 an oscillation signal obtained by giving a delay of a predetermined cycle of a reference signal to the reference signal according to an input of a reference clock.例文帳に追加

ＰＬＬ発振回路１００は基準クロックの入力に応じた基準信号に、基準信号の所定周期分の遅延を与えた発振信号をＶＣＯ１２０において生成する。 - 特許庁

The timing signal generating circuit 20 includes a D/A converter 21, which converts an input digital value into an analog voltage and a VT converter 22 which converts the analog voltage into a corresponding delay time.例文帳に追加

タイミング信号発生回路２０は、入力デジタル値をアナログ電圧に変換するＤＡ変換器２１と、アナログ電圧を対応する遅延時間に変換するＶＴ変換器２２を備える。 - 特許庁

When the pulse signal of high level is inputted to an input CK in such a state, the signal of high level is inputted to the pulse delay circuits DL31-DL3m during the period of high level.例文帳に追加

この状態でハイレベルのパルス信号が入力ＣＫに入力されると、このハイレベルの期間、ハイレベルの信号がパルス遅延回路ＤＬ３１〜ＤＬ３ｍに入力される。 - 特許庁

To provide a noise controller for sufficiently demonstrating a noise reduction effect without increasing input/output delay in a control part even when performing processing in one arithmetic processing circuit.例文帳に追加

１つの演算処理回路で処理する場合も、制御部での入出力遅延を大きくすることなく、騒音低減効果を十分発揮する騒音制御装置を提供する。 - 特許庁

The video converter A210 delays the input video signal in accordance with a delay time caused in the compression processing of the video converter B220 and outputs the delayed signal to the output selector 250.例文帳に追加

映像変換装置Ａ２１０は、映像変換装置Ｂ２２０の圧縮処理の遅延時間に応じて入力映像信号を遅延させ、出力セレクタ２５０に出力する。 - 特許庁

Furthermore, the delay circuit 8, when the input voltage value becomes smaller than the voltage threshold value 7a, continues to transmit the approval signal 8a, as long as the noise pulse width is within a noise filter time T2.例文帳に追加

さらに、ディレイ回路８は、入力電圧値が電圧しきい値７ａより小さくなった場合、ノイズフィルタ時間Ｔ２内であれば許可信号８ａを継続して発信する。 - 特許庁

The phase comparator outputs a lock detection signal when the phase difference is converged at a predetermined value, and the lock detection signal is input to a loop filter 104 via a delay circuit 107.例文帳に追加

位相比較器１０２では位相差が所定値に収束した時点でロック検出信号を出力し、ロック検出信号は遅延回路１０７を経由してループフィルタ１０４へ入力する。 - 特許庁

A T/2 delay circuit 1 generates a signal BRDP, on the basis of an input signal ERDP and generates a delayed signal DLRDP, resulting from delaying the signal BRDP.例文帳に追加

Ｔ／２遅延回路１は、入力信号ＥＲＤＰに基づき、信号ＢＲＤＰを生成するとともに、その信号ＢＲＤＰを遅延させた遅延信号ＤＬＲＤＰを生成する。 - 特許庁

An input signal a is distributed by a distributor 2, one of the signals is amplified by a main amplifier 3, the other is time-adjusted by a delay line 5, and the signals are respectively supplied to a distributor 4.例文帳に追加

入力信号ａは分配器２で分配され、その一方は主増幅器３で増幅されて、他方は遅延線５で時間調整されて夫々分配器４に供給される。 - 特許庁

The EXOR gate 2 exclusive ORs the received signals, generates a pulse signal with a pulse width, corresponding to the delay time and outputs it to an input terminal of a low-pass filter 3.例文帳に追加

ＥＸＯＲゲート２は、入力した信号の排他的論理和を取り、遅延時間に対応するパルス幅を有するパルス信号を生成して、ローパスフィルタ３の入力端子に出力する。 - 特許庁

The output 111 of a comparator 108 whose input sources are the output 107 of the amplitude value detection circuit and the output 110 of a reference voltage 109 is inputted to a delay circuit 112.例文帳に追加

振幅値検出回路の出力１０７と基準電圧１０９の出力１１０が入力源の比較器１０８の出力１１１は遅延回路１１２に入力される。 - 特許庁

An addition circuit 1 adds information data e inputted from an input terminal 4 to output data f of a one-symbol delay circuit 3 in each symbol to generate sum data (a).例文帳に追加

入力端子４から入力される情報データｅは、加算回路１において、シンボル毎に１シンボル遅延回路３の出力データｆと加算され、和分データａが生成される。 - 特許庁

To suppress deterioration in bieght and dark area gradation caused by control delay in a signal processor which dynamically controls a gain and a DC level in accordance with the amplitude of an input video signal.例文帳に追加

入力映像信号の振幅に応じて動的にゲイン、ＤＣレベルを制御する信号処理装置において、制御遅延により生じる白あたり、黒つぶれを抑制する。 - 特許庁

To set an optional continuous delay amount within a period or exceeding the period of a reference clock by continuously varying a control signal input from a controller to a quadrature modulator.例文帳に追加

コントローラから直交変調器に入力する制御信号を連続的に変化させて基準クロックの周期内のまたは周期を超えた連続的な任意の遅延量の設定を行う。 - 特許庁

In the phase adjustment circuit 10, the data 112 synchronized with the horizontal synchronizing signals 108 are generated and outputted by adjusting the delay time of input data 100 according to the control signals 110.例文帳に追加

位相調整回路10では、この制御信号110 に従って入力データ100 の遅延時間を調整することにより水平同期信号108 に同期したデータ112 を生成して出力する。 - 特許庁

To output a negative delay signal corresponding to the frequency of a clock signal input from the outside without increasing the circuit scale and complicating the circuit.例文帳に追加

回路規模を増加し、かつ、煩雑にすることなく、外部から入力されるクロック信号の周波数に応じた負遅延信号を出力できる低周波検出回路を提供する。 - 特許庁

The phase interpolation device is provided with a filter circuit which has a delay, and can generate a phase interpolation signal without depending upon a rise time of an input clock signal.例文帳に追加

本発明の位相補間装置は、遅延を有するフィルタ回路を設けることで、入力クロック信号の立ち上がり時間に依存することなく位相補間信号を生成できる。 - 特許庁

Also, the output of the logical circuit 6 is forcedly turned into 'H' by a signal inputted to a terminal 3, and the signal of the input terminal 1 can be outputted to the output 8 without any delay.例文帳に追加

また、端子３に入力する信号により、論理回路６の出力を強制的に“Ｈ”にし、入力端子１の信号を遅らせることなく出力８に出力可能とする。 - 特許庁

To provide a semiconductor device which improves malfunction tolerance with an influence of dv/dt phenomena, noises, and others without increasing time delay when controlling an upper arm side switching element in response to input signals.例文帳に追加

上アーム側スイッチング素子を入力信号に応じて制御する際に、遅延時間を増加させることなく、ｄｖ／ｄｔ現象やノイズ等の影響による誤動作耐量を向上する。 - 特許庁

Thus, by adding a delay to an input signal other than a representative channel, the predetermined representative channel can be set as a channel that the acoustic signal first reaches.例文帳に追加

これにより、代表チャネル以外の入力信号に遅延を付加することにより、予め決定した代表チャネルを、音響信号が最初に到達するチャネルに設定することができる。 - 特許庁

To stabilize oscillation in a ring oscillator connecting a plurality of differential delay cells each including a pair of input transistors, a pair of voltage-controlled resistors, and a common bias current source.例文帳に追加

１対の入力トランジスタと１対の電圧制御抵抗と共通のバイアス電流源とを有する差動遅延セルが、複数個接続されたリング発振器の発振を安定化させる。 - 特許庁

The pulse signal b from the Schmidt inverter 21 is given to the D flip-flop 26 as a clock signal and the output signal f from the delay circuit 25 is also given to the D flip-flop 26 as an input signal.例文帳に追加

シュミットインバータ２１からのパルス信号ｂがクロック信号として、また、遅延回路２５からの出力信号ｆが入力信号としてＤフリップフロップ２６に与えられる。 - 特許庁

To provide an induction heating cooker which has a short delay time in boiling detection and detects boiling even when an input current varies among the sizes or the like of cooking pans.例文帳に追加

沸騰の検出遅れ時間が小さく、かつ調理容器の大きさの違い等により入力電流の異なる場合においても、沸騰を検出可能な誘導加熱調理器を得ること。 - 特許庁

A selection signal "1" showing that there is the distortion when input signals at every other one of each one dot delay device 62 are Y(n)≠Y(n+2)=Y(n-2) is output by a distortion detector 66.例文帳に追加

歪み検出器６６により、各１ドット遅延器６２の１つおきの入力信号がＹ（ｎ）≠Ｙ（ｎ＋２）＝Ｙ（ｎ−２）のとき歪みがある旨を示す選択信号”１”を出力する。 - 特許庁

To realize a pre-distortion type compensation amplifier circuit which has a small transmission delay and, moreover, a simple configuration, and which simplifies the arithmetic operation of calculating the value of the pre-distortion given to an input signal.例文帳に追加

伝送遅延が小さく、また、単純な構成で、入力信号に与えるプリディストーションの値を算出する演算を簡略化したプリディストーション型歪補償増幅回路を実現する。 - 特許庁

To realize a signal delay circuit which is capable of coping with the diversification of video sources and the high resolution of videos and which performs the phase adjustment of an input video signal and plural horizontal clock signals.例文帳に追加

映像ソースの多様化、映像の高解像度化に対応し得る、入力映像信号と複数の水平クロック信号との位相調整を行う信号遅延回路を実現する。 - 特許庁

The exciting device which inputs an input signal to a transmission amplifier while converting the frequency comprises an analog/digital converter, a compensation unit, a clock generation unit, and a delay unit.例文帳に追加

実施形態によれば、入力信号を周波数変換して送信増幅器に入力する励振装置は、アナログ／ディジタル変換器と、補償部と、クロック生成部と、遅延部とを具備する。 - 特許庁

To provide a coaxial dielectric filter capable of adjusting a delay time between the input and output of the filter, a clock reproducing device for communication incorporating the filter and a data reproducing device.例文帳に追加

フィルタの入出力間における遅延時間を調整できる同軸形誘電体フィルタとこのフィルタが組込まれた通信用クロック再生装置並びにデータ再生装置を提供する。 - 特許庁

A variable wavelength conversion circuit converts the wavelength of an optical signal inputted from an optical waveguide for input into a prescribed wavelength, and inputs it in a delay loop optical waveguide through an optical coupler.例文帳に追加

可変波長変換回路は、入力用光導波路から入力された光信号の波長を所定の波長に変換し、光カプラを介して遅延ループ光導波路に入力する。 - 特許庁

The reference clock generating circuit 21 generates the first and second reference clock signals Ck1, Ck2 based on the input setting frequency data Df and the setting delay time data Dt.例文帳に追加

基準クロック生成回路２１は、入力された設定周波数データＤｆ及び設定遅延時間データＤｔに基づいて、第１及び第２基準クロック信号Ｃｋ１，Ｃｋ２を生成する。 - 特許庁

Each of a plurality of variable delay unit 230 to 234 delays signal transitions at the input of a corresponding one of the serially connected inverters by a variable amount.例文帳に追加

複数の可変遅延ユニット２３０〜２３４は、直列接続されたインバータの対応する１つの入力における信号の遷移を可変の量だけ遅延させるように各々が構成されている。 - 特許庁

An input signal x(n) is fed to delay units 2 to 4, signals sequentially delayed are fed to coefficient units 5 to 8, wherein weighting of coefficients b0 to btap is applied to the signals.例文帳に追加

入力信号ｘ（ｎ）は遅延器２〜４に供給され、順次遅延された信号が係数器５〜８に供給されて、それぞれ係数ｂ０〜ｂｔａｐの重み付けが行われる。 - 特許庁

To provide a processing distribution system reducing the processing load of a terminal which executes processing, and suppressing input/output delay which occurs when the processing load is reduced.例文帳に追加

処理を実行する端末の処理負荷を軽減させるとともに、その処理負荷軽減に伴って発生する入出力遅延を抑制できる処理分担システムを提供する。 - 特許庁

Data signals and clock signals are input from the transmission circuit 1 to a detector 5 and a variable delay circuit 6 in the reception circuit 4, respectively via the transmission paths 3, 4 connected in parallel.例文帳に追加

送信回路１から並行する伝送路２、３を介してデータ信号およびクロック信号を、それぞれ受信回路４内の検出器５および可変遅延回路６に入力する。 - 特許庁

A phase detection circuit 21 detects the difference of phase between a reference clock signal to be input and a clock signal to be output from a replica circuit 17 to be output to a delay control circuit 22.例文帳に追加

位相検知回路２１は、入力される基準クロック信号とレプリカ回路１７から出力されるクロック信号との位相の差を検知し遅延制御回路２２に出力する。 - 特許庁

To prevent generation of shift shock due to rapid torque release and of incongruity due to response delay by performing an exhaust pressure control for an input clutch hydraulic servo, at D-N shifting operation.例文帳に追加

Ｄ−Ｎシフト操作時、入力クラッチ油圧サーボを排圧制御することにより、急激なトルク抜けによるシフトショックの発生及び応答遅れによる違和感の発生を防止する。 - 特許庁

The delay circuit 22 recognizes the bit number of data inputted to the start code detector 21 following the start code by memorizing the supplied input data signal one by one to a shift register.例文帳に追加

遅延回路２２は、供給された入力データ信号を、順次シフトレジスタへ記憶することにより、スタートコードに続いてスタートコード検出部２１へ入力されたデータのビット数を認識する。 - 特許庁

A packet information inserting section 4a inserts information of a transfer destination or the like judged by the packet processing modules 7 (1-x) into a corresponding packet input from the packet delay circuit 3a.例文帳に追加

パケット情報挿入部４ａはパケット処理モジュール７（１〜ｘ）にて判定された転送先等の情報をパケット遅延回路３ａから入力する対応するパケットに挿入する。 - 特許庁

The output circuit OC includes an output buffer OB, an input buffer IB, a delay circuit DL constituting an impedance adjusting circuit, a counter CTRH and a CTRL transmission line L or the like.例文帳に追加

出力回路ＯＣは出力バッファＯＢ、入力バッファＩＢ、インピーダンス調整回路を構成する遅延回路ＤＬ、カウンターＣＴＲＨ、ＣＴＲＬ伝送線Ｌ等を含む。 - 特許庁

Transient analysis is performed only for one path predetermined in a multi-input cell and calculated delay of cell is supplied to a differential correction processing part 7 by a transient analysis processing part 4.例文帳に追加

過渡解析処理部４は、多入力セルにおいて予め定められた１つのパスに対してのみ過渡解析を行い、算出したセル遅延を差分補正処理部７に供給する。 - 特許庁