「input delay」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

A semiconductor integrated circuit includes an input side flip-flop 46; a combinational circuit 49, which is the multi-cycle path, having an input connected with the input-side flip-flop 46; an output-side flip-flop 48 connected to the output of the combinational circuit 49; and a delay test circuit 10.例文帳に追加

本発明による半導体集積回路は、入力側フリップフロップ４６と、入力側フリップフロップ４６に接続された入力を有する、マルチサイクルパスである組み合わせ回路４９と、組み合わせ回路４９の出力に接続された出力側フリップフロップ４８と、ディレイテスト回路１０とを具備する。 - 特許庁

A distortion compensation circuit detects an error vector from an input signal and an output signal while delaying the input signal by a delay unit 8, an amplitude calculation section 7 and an integrator 6 detect the amplitude and the power of the input signal, and the circuit collects the result of detection on an error table 15 while making the detection result correspond to each other.例文帳に追加

処理遅延を遅延器８で遅延しつつ入力信号及び出力信号から誤差ベクトルを検出する一方、入力信号の振幅及び電力量を振幅計算部７及び積分器６にて検出し、これら検出の結果を互いに対応づけて誤差テーブル１５上に収集する。 - 特許庁

A chance counter display 200 inputs the external information output by the main CPU 101a, notifies of the input external information, outputs the external game information 1 to a parlor computer since being input and outputs the external information 2 to a management device with a predetermined time delay since being input.例文帳に追加

チャンスカウンタ表示器２００は、メインＣＰＵ１０１ａによって出力された外部情報を入力し、入力した外部情報の報知を行うとともに、外部遊技情報１を入力したときからホールコンピュータに出力し、外部情報２を入力したときから所定時間遅延させて管理装置に出力する。 - 特許庁

When an Hi (negate) fixed power only set signal is input to an input buffer part 14 provided in a semiconductor integrated circuit device, an H pulse delay circuit 17 delays a signal output from a Schmidt input buffer 16 by an optional time to output the signal to an H pulse RC filter circuit 18.例文帳に追加

半導体集積回路装置に設けられた入力バッファ部１４にＨｉ（ネゲート）固定のパワーオンリセット信号が入力されている場合、Ｈパルスディレイ回路１７は、シュミット入力バッファ１６から出力された信号を任意の時間遅延してＨパルスＲＣフィルタ回路１８に出力する。 - 特許庁

This power source input device 10 for the game machine including a transformer 12 being a voltage transforming means for transforming voltage of a basic power source into voltage adapted to the game machine and a power source input circuit 11 being a power source input means for controlling so as to delay time for supplying electric power to the game machine is incorporated into a power source supply circuit.例文帳に追加

基電源の電圧を遊技機に適応する電圧に変換する電圧変換手段であるトランス１２と遊技機に電力を供給する時間を遅延制御する電源投入手段である電源投入回路１１とを含む遊技機用電源投入装置１０を電源供給回路に組み込んでいる。 - 特許庁

In the information processor, a competition detecting means 1 monitors the input of branch information and the input of data access information and an output data selecting means 2 when informed by the competition detecting means 1 that the input of the branch information and the input of data access information conflict with each other outputs the branch information and then outputs the data access information delayed by a delay means 3.例文帳に追加

競合検出手段１は、分岐情報の入力とデータアクセス情報の入力とを監視し、出力データ選択手段２は、分岐情報の入力とデータアクセス情報の入力とが競合するという通知を競合検出手段１から受けた場合、分岐情報を出力した後に、遅延手段３で遅延させられたデータアクセス情報を出力する。 - 特許庁

A calibrating device 280 gives calibrated AC signals to the input port 212 of the Δ-Σ ADC 210 and finds the weight value required for the correction of the dynamic error of the DAC 241 from the output signal of the modulator 216 and well-known delay L of the delay element of the cross filter 252.例文帳に追加

校正装置２８０は、交流校正信号をΣ−△ＡＤＣ２１０の入力ポート２１２に加え、変調器２１６の出力信号からと、横断フィルター２５２の遅延要素の公知の遅延Ｌから、ＤＡＣの動的誤差を修正するのに必要とする重み値を求める。 - 特許庁

The transfer delay T1 from a time inputting part 11 to the time maintaining part 13 via a time information transfer input interface part 12 is made to coincide with the transfer delay T2 from the maintaining part 13 to a time outputting part 15 via a time information transfer output interface part 14.例文帳に追加

時刻入力部１１から時刻情報転送入力インターフェース部１２を経由して時刻維持部１３までの転送遅延Ｔ１と、時刻維持部１３から時刻情報転送出力インターフェース部１４を経由して時刻出力部１５までの転送遅延Ｔ２を一致さる。 - 特許庁

In this system or this method for measuring group delay of an optical device under test(DUT), a test interferometer and a linked optical frequency counter are utilized in order to compensate a non-uniform frequency change generated in an input light signal used in the interferometer for group delay measurement.例文帳に追加

光学被測定物（ＤＵＴ）の群遅延を測定するためのシステムまたは方法において、群遅延測定用の干渉計で用いられる入力光信号に生じる一様でない周波数変化を補償するために、テスト干渉計と連携した光周波数カウンタを利用する。 - 特許庁

A separation adjustment circuit 20 includes a delay circuit for delaying an input signal for a time during which a predetermined clock signal is counted by (n) cycles ((n) is a natural number) and delays any one of the sub carrier Ssc and the pilot signal Sp by inputting it to the relevant delay circuit.例文帳に追加

セパレーション調整回路２０は、入力された信号を、所定のクロック信号をｎサイクル（ｎは自然数）カウントする時間、遅延させる遅延回路を含み、副搬送波Ｓｓｃおよびパイロット信号Ｓｐのいずれか一方を当該遅延回路に入力して遅延させる。 - 特許庁

The self-timed delay element includes: a ring oscillator that generates an internal clock signal; and a signal delay circuit section in which the clock signal generated by the ring oscillator is applied to a counter and an external input signal is delayed by a determined clock cycle.例文帳に追加

本発明に係る自己タイミング遅延素子は、内部クロック信号を発生させるリング発振器（ring oscillator）、および前記リング発振器によって発生されたクロック信号をカウンターに印加し、定められたクロック周期だけ外部入力信号を遅延させる信号遅延回路部を備える。 - 特許庁

The control part has a stopping delay function continuing operation without stopping the inverter when the detected value of the material detecting part enters the first region after a stopping delay condition at which the input current exceeds a prescribed value is satisfied.例文帳に追加

制御部は、入力電流が所定値を超えることを停止遅延条件とし、停止遅延条件が満たされた後に、材質検出部の検出値が第１の領域内に入ったことを示したときは、インバータを停止させずに動作を継続させる、停止遅延機能を有する。 - 特許庁

In the image processing block, the reference signal inputted by a reference signal delay circuit is delayed according to its input so that its delay quantity is equalized with that of an image signal generated in an image processing circuit, and the delayed reference signal is transmitted to an image processing block in the following step.例文帳に追加

この入力に応じてその画像処理ブロックでは、画像処理回路で発生する画像信号の遅延量と等しくなるよう、基準信号遅延回路にて入力された基準信号を遅延させ、遅延された基準信号を次段の画像処理ブロックへと伝達させる。 - 特許庁

The digital noise removing system 10 comprises: a delay circuit 11 provided between a signal input terminal T1 and a signal output terminal T2; a bias transformation circuit 12 connected to the delay circuit 11; and a phase synchronous circuit 13 connected to the bias transformation circuit 12.例文帳に追加

デジタルノイズ除去システム１０は、信号入力端子Ｔ１と信号出力端子Ｔ２との間に設けられた遅延回路１１と、遅延回路１１に接続されたバイアス変換回路１２と、バイアス変換回路１２に接続された位相同期回路１３とから構成されている。 - 特許庁

A comparison circuit 11 compares an output from the D type F/F which has received, as an input, the delay signal generated by the delay control circuit 5 during operation verification of the D type F/F 10, with an expected value to perform operation verification of the D type F/F 10.例文帳に追加

比較回路１１は、Ｄ型Ｆ／Ｆ１０の動作検証の際に、遅延制御回路５が生成した遅延信号をＤ型Ｆ／Ｆ１０の入力とした場合のＤ型Ｆ／Ｆ１０からの出力と、期待値と、を比較してＤ型Ｆ／Ｆ１０の動作検証を行う。 - 特許庁

A control signal 215 of a read request is outputted to the external storage via an output I/O pad, and the delay of the control signal 215 is adjusted to a feedback control signal 233 that is fed back and inputted from an input I/O pad 265b by using a delay device 230.例文帳に追加

外部記憶装置に対して読み出し要求の制御信号２１５を、出力Ｉ／Ｏパッドを介して出力し、これを入力Ｉ／Ｏパッド２６５ｂから帰還入力した帰還制御信号２３３に対して遅延装置２３０を用いて遅延調整を行う。 - 特許庁

A wraparound delay quantity detector 50 calculates the mutual correlation r(k) of both of an output voice signal a_i supplied to a speaker 30, and an input voice signal b_i inputted from a microphone array 20 from both of them to obtain the delay quantity (d) of the wraparound voice signal.例文帳に追加

回り込み遅延量検出部５０は、スピーカ３０に供給された出力音声信号ａ_iおよびマイクロフォンアレイ２０から入力された入力音声信号ｂ_iから両者の相互相関ｒ（ｋ）を計算し、回り込み音声信号の遅延量ｄを求める。 - 特許庁

Based upon specified size and a bit rate at which the frame data are inputted to the decoding destination, the delay time min_delay showing the delay time from the start of input of the frame data at the decoding destination to decoding is calculated for respective frame data to be processed.例文帳に追加

処理対象のフレームデータの各々について、特定したサイズと、復号先に当該フレームデータが入力されるビットレートとを基に、復号先で当該フレームデータの入力を開始してから復号に供するまでの遅延時間を示す上記遅延時間ｍｉｎ＿ｄｅｌａｙを算出する。 - 特許庁

Before every mobile station starts communication, a mobile station timing register 110 outputs at predetermined timing initial delay information obtained from a higher-level station, and after the mobile station starts communication, outputs at predetermined timing delay information input from the timing discrimination section 107.例文帳に追加

移動局用タイミングレジスタ１１０は、各移動局が通信を開始する前には、上位局より取得した初期遅延情報を所定のタイミングにて出力し、各移動局が通信を開始した後には、タイミング判別部１０７から入力した遅延情報を所定のタイミングにて出力する。 - 特許庁

A phase detection circuit 50 converts a received quadrature detected signal into phase information and sends the phase information, a delay detector 56 sends, for each symbol, the difference between the inputted phase information and phase information obtained by delaying the inputted phase information by one symbol to an input 206 of a difference circuit 16 and also to a delay detector 14.例文帳に追加

位相検出回路50は受信した直交検波信号を位相情報に変換して送り、遅延検波器56は入力した位相情報とこれを１シンボル遅延した位相情報との差分を１シンボル毎に差分回路16の入力206 に送るとともに、遅延検波器14に送る。 - 特許庁

This semiconductor integrated circuit is provided with an internal clock signal generating circuit 10 and a data input/output circuit 20 and a clock receiver 11, a synchronization delay control circuit 12, a clock driver 13, an output control circuit 14, a delay monitor 15' and a control signal generating circuit 16 are provided inside the internal clock signal generating circuit 10.例文帳に追加

内部クロック信号発生回路１０と、データ入出力回路２０とが設けられ、内部クロック信号発生回路１０内には、クロックレシーバ１１、同期遅延制御回路１２、クロックドライバ１３、出力制御回路１４、ディレイモニタ１５′及び制御信号発生回路１６が設けられる。 - 特許庁

On the other hand, light X to be measured entering from an input terminal 20a receives a delay from a light delay means 30, and delayed light X' to be measured is allowed to enter the sampling part 50 and sampled by the optical pulse P', and a pulse signal Es acquired by the sampling is outputted.例文帳に追加

一方、入力端子２０ａから入射される被測定光Ｘは光遅延手段３０で遅延を受けて、その遅延された被測定光Ｘ′がサンプリング部５０に入射されて、光パルスＰ′によってサンプリングされ、そのサンプリングによって得られたパルス信号Ｅｓが出力される。 - 特許庁

The system applies a first delay processing for directivity control in a first axis direction to an input audio signal IN to generate n sets of first delay audio signals in cross-reference with each of speaker unit arrays SP (i, 1) (i=1 to m), SP(i, 2) (i=1 to m), ..., SP(i, n) (i=1 to m).例文帳に追加

第１の軸方向の指向性制御のための第１の遅延処理を入力オーディオ信号ＩＮに施し、スピーカユニット列ＳＰ（ｉ，１）（ｉ＝１〜ｍ）、ＳＰ（ｉ，２）（ｉ＝１〜ｍ）、…、ＳＰ（ｉ，ｎ）（ｉ＝１〜ｍ）の各々に対応付けられたｎ個の第１遅延オーディオ信号を生成する。 - 特許庁

Similarly in succeeding clocks, an adder (132, 133, 134) sums a prescribed filter coefficient that is multiplied with an input signal of the filter processing circuit or an output signal of a pre-stage delay unit (113, 114, 115) by a multiplier (121, 124, 125) and an output of the pre-stage delay unit (113, 114, 115).例文帳に追加

以降のクロックでも同様に、前段の遅延器（１１３、１１４、１１５）と、乗算器（１２１、１２４、１２５）によってフィルタ処理回路の入力信号あるいは出力信号に所定のフィルタ係数を乗じた乗算値とが加算器（１３２、１３３、１３４）によって加算される。 - 特許庁

An optimum clock among a plurality of clocks obtained by delaying the reference clock CLK with various amounts of delay different from one another is supplied to the F/F group 1 just after an input pin in accordance with the amount of delay to the reference clock CLK of the clock EXP-CLK inputted from the LSI of the preceding stage.例文帳に追加

前段のＬＳＩから入力されたクロックＥＸＰ−ＣＬＫの基準クロックＣＬＫに対する遅延量に応じて、基準クロックＣＬＫを互いに異なる遅延量で遅延させた複数のクロックのうち最適なクロックが入力ピン直後のＦ／Ｆ群１に供給される。 - 特許庁

Sensor signals corresponding to the oil temperature of the working fluid and the oil pressure are inputted in an ECU (electronic control unit), a delay time for delaying timing for controlling a spool valve 230 later than the timing for controlling a solenoid valve 240 is obtained from a delay-time map with an oil temperature and oil pressure as input information.例文帳に追加

作動油の油温および油圧に相当するセンサ信号をＥＣＵに入力し、電磁弁２４０を制御するタイミングよりもスプール弁２３０を制御するタイミングを遅らせる遅延時間を油温および油圧を入力情報として遅延時間マップから求める。 - 特許庁

Furthermore, the controllable test point 120 includes a delay element 123 for delaying, by the duration of propagation from the input terminal 101 to a node of the controllable test point 120 in the previous logical path, a timing at which to propagate a delay-failure-related signal from a failure generating section 121.例文帳に追加

また、可制御性テストポイント１２０は、故障生成部１２１から遅延故障に関する信号を伝搬するタイミングを、入力端子１０１から可制御性テストポイント１２０の接続地点までの前段の論理パスの伝搬時間分遅延させる遅延素子１２３を備えている。 - 特許庁

In the differential amplifying circuit, when an amplification start signal EN is input, amplifying operation is started, difference of differential output signals OUT 0 and OUT 1 is amplified at high speed and without malfunction by turning on the current addition transistor after lapse of a delay time decided by delay DLY for example.例文帳に追加

差動増幅回路は、増幅開始信号ＥＮが入力されると増幅動作を開始し、例えばさらに遅延ＤＬＹで決まる遅延時間経過後に、電流加算トランジスタがオンすることで、差動出力信号ＯＵＴ０、ＯＵＴ１の電圧レベルの差を高速かつ誤動作なく増幅する。 - 特許庁

A delay amount measuring circuit for measuring the amount of delay in a specific section on a signal path through which pulse signals propagate is implemented as an OR circuit which computes and outputs a logical sum of, for example, pulse signals S1 input in the specific section and pulse signals S2 output from the specific section.例文帳に追加

パルス信号が伝搬される信号経路上の特定区間における遅延量を測定する遅延量測定回路を、例えば特定区間に入力されるパルス信号Ｓ１と特定区間から出力されるパルス信号Ｓ２の論理和を演算出力する論理和回路として実現する。 - 特許庁

Then, at a coefficient adaptive controller 8, based on the delay-adjusted output yd of the equalizer 4 and the delay-adjusted input u_d of the equalizer 4, a tap coefficient used by the equalizer 4 is updated to minimize an error at the time of maximum likelihood decoding.例文帳に追加

そして、係数適応制御器８にて、上記ビット系列ｂ、上記遅延調整された等化器４出力y_d、及び上記遅延調整された等化器４入力u_dに基づいて、最尤復号時の誤差が極小化するように等化器４で用いられるタップ係数を更新するようにした。 - 特許庁

A storage reproducing apparatus blinks a light emitting display section 27 for denoting a video recording mode in the input delay state a1 and the stop delay state a2, and controls the light emitting display section 27 to emit light from the actual start of storage on the disk until the storage stop signal is outputted.例文帳に追加

その入力遅延状態ａ１及び停止遅延状態ａ２において録画モードを示す発光表示部を点滅させ、実際にディスクに記憶が開始させてから、記憶停止信号が出力されるまで間、発光表示部２７を点灯するように制御する。 - 特許庁

This controller of a power transducer provides each control system input of constant current control (ACR) and constant voltage control (AVR) with a bias value as a setting value, and reduces steady-state deviation in feedback control of primary lead delay control or primary delay control.例文帳に追加

本発明の電力変換器の制御装置は定電流制御（ＡＣＲ）や定電圧制御（ＡＶＲ）の各制御系入力にバイアス値を設定値として与え、１次進み遅れ制御または１次遅れ制御のフィードバック制御における定常偏差を低減するものである。 - 特許庁

The modulated ODTM/OCDM signal is converted to an electric modulated ODTM/OCDM signal 49 and input to a spectrum analyzer 50, the intensity of a Δf Hz signal component included in the modulated ODTM/OCDM signal is detected, and a delay time Δt providing a minimum value of the Δf Hz signal component is set in an optical delay device 40.例文帳に追加

変調OTDM/OCDM信号は、電気変調OTDM/OCDM信号49に変換されてスペクトラムアナライザー50に入力され、変調OTDM/OCDM信号に含まれるΔf Hz信号成分の強度が検出され、Δf Hz信号成分の極小値を与える遅延時間Δtが光遅延器40に設定される。 - 特許庁

The number of taps is reduced to '1/the number of oversamplings' by selecting them in order according to specified procedure, synchronizing the delay of a delay element in a digital Nyquist filter to the symbol rate of an input signal, and besides synchronizing the filter coefficient at each tap within a filter to the sampling clock.例文帳に追加

デジタルナイキストフィルタ内の遅延素子における遅延を入力信号のシンボルレートに同期させ、かつフィルタ内の各々のタップにおけるフィルタリング係数をサンプリングクロックに同期させて所定の手順に従い順次選択することにより、タップ数を（１／オーバーサンプリング数）に低減する。 - 特許庁

In each directivity forming section, 1st variable delay circuits 1081-108N give a delay to each input signal, 1st weighting circuits 1091-109N conduct amplitude and phase weighting, and a 1st synthesizer 110 synthesizes an incoming signal from the mobile station 101i.例文帳に追加

各指向性形成部では第一の可変遅延回路１０８_1 〜１０８_N が各入力信号に遅延を与え、第一の重み付け回路１０９_1 〜１０９_N が振幅及び位相の重み付けを行い、第一の合成器１１０が合成して移動局１０１_i からの上り信号を得る。 - 特許庁

To provide a plant input/output communication system by which updated period of cyclic data is observed and the updated period of the cyclic data is protected by preventing increase of delay time.例文帳に追加

サイクリックデータの更新周期を観測することができ、遅延時間の増大を防止してサイクリックデータの更新周期を守ることができるプラント入出力通信システムを得る。 - 特許庁

A delay setting section (63) sets out a delaying part only, into which ATT setting signal for establishing attenuators (31, 32, 33, and 34) to non-attenuation state is input, as a delayed state.例文帳に追加

遅延設定部（６３）は、アッテネータ（３１，３２，３３，３４）を非減衰状態に設定するためのＡＴＴ設定信号が入力される遅延部のみを遅延状態に設定する。 - 特許庁

Then, the signal delay part 25 generates a motor starting signal by delaying the input trigger signal for a set time and outputs the motor starting signal into a drive signal generator 13.例文帳に追加

そして、信号遅延部２５が、入力されたトリガー信号を設定時間だけ遅延させることで、モータ起動信号を生成して、モータ起動信号を駆動信号生成部１３に出力する。 - 特許庁

To perform screen display in response to continuous touch input operations without stress even under a network environment where communication delay of a mobile phone network or the like is considerable, in a server-based computing (SBC) system.例文帳に追加

ＳＢＣシステムにおいて、携帯電話網などの通信遅延が大きいネックワーク環境下でも、連続的なタッチ入力の操作に応答した画面表示をストレス無く行うこと。 - 特許庁

To provide a switching power supply that achieves overload protection having sufficient delay time with fewer additional parts and small capacity, and that is less dependent on an output voltage for detecting an overload on an input voltage.例文帳に追加

少ない追加部品と小さな容量で、十分な遅延時間を有し、かつ過負荷を検出する出力電力の入力電圧依存性が小さい過負荷保護を実現する。 - 特許庁

To provide a decoding method for reduced delay time capable of continuously operating a decoder by regulating an allowance width of a decoding buffer according to characteristics of a picture to be input.例文帳に追加

入力される映像の特性によりデコーディングバッファの余裕幅を調節でき、これにより、デコーダが連続的に動作できる遅延時間を縮めたデコーディング方法を提供する。 - 特許庁

To sequentially input journals that respective data processors acquire at intervals of a certain time, to perform merging of the journals in a common- use data base, and to use them for subsequent processes without any delay.例文帳に追加

各データ処理装置が取得したジャーナルを一定時間単位で逐次入力し、ジャーナルの共用データベースへのマージ処理を行ない、後続のプロセスに遅滞なく利用させる。 - 特許庁

Consequently, the TRs 1 and 3 have their currents controlled through the turn-on operation of the TRs SW1 to SW4, so delay of their switching operations behind the input signals is suppressed.例文帳に追加

このため、トランジスタ１、３は、トランジスタＳＷ１〜ＳＷ４のオンとなる動作によって電流が制御されるので、入力信号に対するスイッチング動作の遅延が抑制される。 - 特許庁

To generate multiple wave propagation environment including fading and a delay by the multi-path propagation of radio waves when the performance of a reception antenna of a MIMO (Multi-Input Multi-Output) radio communication system is evaluated.例文帳に追加

ＭＩＭＯ無線通信システムの受信アンテナの性能を評価する際に、電波のマルチパス伝搬によるフェージング及び遅延を含む多重波伝搬環境を生成する。 - 特許庁

To calculate a Cepstral Mean (CM) value for normalization, which cancels mismatch of feature quantity of input voice and a sound model, without producing response delay, irrelevant of voice recognition performance environment.例文帳に追加

音声認識の実施環境にかかわらず、応答遅延を生じること無く、入力音声の音響特徴量と音響モデルとのミスマッチを解消できる正規化用のCM値を算出する。 - 特許庁