「input delay」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

Driver cells are arranged like a tree, and an exclusive logical sum circuit 4 and a driver cell 5 for controlling delay at one input side of the exclusive logical sum circuit 4 are arranged between a register 2 and the driver cell at the terminal of the tree connected to the register 2.例文帳に追加

ドライバセルをツリー状に配し、レジスタ２とそれに接続される上記ツリーの末端のドライバセルとの間に、排他的論理和回路４およびその入力側の一方に遅延調整用ドライバセル５を配置する。 - 特許庁

To prevent racing of an engine and shifting shock while suppressing a delay of an output timing for engaging hydraulic pressure even in power-on down-shift at a low vehicle speed with a small change of an input rotating speed.例文帳に追加

入力回転数の変化幅が小さい低車速におけるパワーオンダウンシフトにおいても、係合油圧の出力タイミングの遅れを抑制し、エンジン回転の吹き上がりや変速ショックの発生を防止する。 - 特許庁

A comparison section of the kth stage has a shift register 72-k as a delay means holding data totaling to 2^k-1 or a comparator 70-k outputting a larger one of two input data to a comparison section of the subsequent stage.例文帳に追加

第ｋ段比較部は２^ｋ−１個のデータを保持する遅延手段であるシフトレジスタ７２−ｋ及び、２つの入力データのいずれか大きい方を次段比較部へ出力する比較器７０−ｋを有する。 - 特許庁

When this timing Fck overlaps with the variation timing of the set data because of the delay time τ of the frequency division ratio control circuit 7, the N counter 9 and A counter 10 input abnormal data, so that the phase of the PLL circuit is not locked.例文帳に追加

このタイミングＦckが、分周比制御回路７の遅延時間τにより、設定データの変化タイミングと重なると、Ｎカウンタ９とＡカウンタ10が異常データを取り込み、ＰＬＬ回路が位相同期しなくなる。 - 特許庁

In the semiconductor memory device, a delay inverter circuit 10 is constituted of enhancement type transistors Tr2, Tr3, and outputs a read-out signal RS1 in which a clock signal CK2 input from the outside is delayed to a sense amplifier circuit.例文帳に追加

遅延インバータ回路１０は、エンハンスメントタイプ・トランジスタＴｒ２，Ｔｒ３から構成され、外部から入力されるクロック信号ＣＫ２を遅延した読み出し信号ＲＳ１をセンスアンプ回路に出力する。 - 特許庁

A delay clock control circuit 14 operates so as to make a through current flow to a connection node of the first and the second inverters 12 and 13 to cause charge contention for a predetermined period of time during the transition of an input of the components.例文帳に追加

遅延クロック制御回路１４は、構成要素の入力の遷移時において、第１および第２のインバータ１２，１３の接続ノードに貫通電流が流れ、電荷競合が所定時間発生するように、動作する。 - 特許庁

To provide a level shifter for removing a delay element which may be generated when a level of an input signal IN is transited by adjusting sizes of a MOS transistor for pull-up drive and a MOS transistor for pull-down drive.例文帳に追加

プルアップ駆動するＭＯＳトランジスタとプルダウン駆動するＭＯＳトランジスタのサイズを調節することによって、入力信号ＩＮのレベルが遷移する時に生じる遅延要素を除去できるレベルシフターを提供する。 - 特許庁

To provide a speech recognition device which calculates a CM value capable of eliminating the mismatch between the acoustic feature value of input speech and an acoustic model without causing any response delay, and to provide a feature value normalization method therefor.例文帳に追加

応答遅延を生じること無く、入力音声の音響特徴量と音響モデルとのミスマッチを解消できるCM値を算出する音声認識装置およびその特徴量正規化方法を提供する。 - 特許庁

After the input signal of the delay block 1 is switched from the preamble pattern to user data, each coefficient of the multiplying block 2 is updated based on the result of addition obtained by an adding block 3 in a conventional manner.例文帳に追加

遅延ブロック１の入力信号がプリアンブルパターンからユーザデータに切り替わった後は、従来と同様に加算ブロック３における加算の結果に基づいて乗算ブロック２の各タップ係数を更新する。 - 特許庁

Thus, since the amplitude of the logic signal in an input point B is enlarged from (V2+Vf) being a clipping level by protective diodes D1, D2 to (V3-Vf), malfunction as well as signal delay is prevented.例文帳に追加

これにより、入力点Ｂにおける論理信号の振幅は、保護ダイオードＤ１、Ｄ２によるクリッピングレベルである「Ｖ２＋Ｖｆ」から「Ｖ３−Ｖｆ」まで拡大されるので、信号遅延とともに、誤動作が防止される。 - 特許庁

A delay line 12_i of a propagation time τ_i is connected between an output port #i and an input port # (i+1) of a circular array waveguide lattice (AWG) 10 provided with N inputs ports and N output ports.例文帳に追加

Ｎ個の入力ポートとＮ個の出力ポートを具備する周回性アレイ導波路格子（ＡＷＧ）１０の出力ポート＃ｉと入力ポート＃（ｉ＋１）との間に、伝搬時間τ_ｉの遅延線１２_ｉを接続する。 - 特許庁

To prevent lacking of an image where an image itself inputted and stored temporarily is overwritten through delay of reading caused by instantaneous lowering of transfer rate of a bus in a transfer system asynchronous with an input unit.例文帳に追加

入力装置に非同期な転送システムの瞬間的なバスの転送速度低下に起因する読み出し遅延により入力され一時格納された画像自体が上書きされてしまう画像欠けを防止すること。 - 特許庁

When both a key switch 2 and a neutral switch 3 are turned on, the battery voltage VB is applied to the relay 4 for solenoid and input for the switch circuit 25, a delay circuit 21 and a latch circuit 23 in an ECU (electronic control unit) 11.例文帳に追加

キースイッチ２及びニュートラルスイッチ３が共にオンされると、バッテリ電圧ＶＢはソレノイド用リレー４へ印加されると共にＥＣＵ１１内のスイッチ回路２５、遅延回路２１，ラッチ回路２３にも入力される。 - 特許庁

A phase comparison result determination circuit 15 integrates the result of phase comparison between the input clock CLKi and output clock signal CLKo for a predetermined period and controls the delay amount based upon a distribution of integration results.例文帳に追加

位相比較結果判定回路１５は、入力クロック信号ＣＬＫｉと出力クロック信号ＣＬＫｏとの位相比較結果を所定の期間に亘って積算し、積算結果の分布に基づいて遅延量を制御する。 - 特許庁

To improve the relative delay of the leading edge and trailing edge of an internal signal from the edge of an external signal generated when it is amplified in an input circuit which generates the internal signal responding to the external signal.例文帳に追加

外部信号に応答した内部信号を生成する入力回路であって、増幅時に発生する外部信号のエッジから内部信号の立ち上がりエッジ及び立ち下がりエッジの相対的な遅延を改善する。 - 特許庁

Therefore, a delay time from input of the data packet PA to output of the computing result can be accurately controlled in the arithmetic processing part 113 when the residence time data are previously stored in the data packet PA.例文帳に追加

したがって、データパケットＰＡに予め滞在時間データを格納しておくことで、演算処理部１１３においてデータパケットＰＡ入力からの演算実行結果出力までの遅延時間を正確にコントロールできる。 - 特許庁

Since an address delay circuit 103 outputs a write address 22 that takes the same address value while constantly being delayed from the read address 21, thus enabling a storage 100 to perform FIFO-type data input/output as a whole.例文帳に追加

アドレス遅延回路１０３は読み出しアドレス２１よりも常に遅れて同じアドレス値を採る書き込みアドレス２２を出力するので、記憶装置１００は全体としてＦＩＦＯ型のデータの入出力を行う。 - 特許庁

The on-vehicle power supply adapter switch 10 comprises a power supply line 11, a switch 12, a power supply input terminal 13, a power supply output terminal 14, a vibration sensor 15, a switch control means 16, and a time delay means 17.例文帳に追加

車載用電源アダプタスイッチ１０は、電源供給ライン１１、スイッチ１２、電源入力端子１３、電源出力端子１４、振動センサ１５、スイッチ制御手段１６、及び時間遅延手段１７からなる。 - 特許庁

The wiring delay which generates at each period of time can be made equal, by arranging the clock input terminal 14 or the image signal output terminal 15 on either one side or on the other side of both ends in main scanning direction.例文帳に追加

各期間で発生する配線遅延は、クロック入力端子１４又はイメージ信号出力端子１５が、主走査方向の両端の一方又は他方のどちらかに配置されることで、実質的に等しくなる。 - 特許庁

The input terminal of each node 20 is also provided with a stub for correcting skew by shifting the phase of a clock signal and adjusting time delay and a phase division coupler for generating a multi-phase signal.例文帳に追加

また、同じく各ノード２０，２０…の入力端には、クロック信号の位相をシフトさせ時間遅延を調整することによりスキューの補正を行うスタブ、多相信号を生成する分相カプラが備えられている。 - 特許庁

A first FF circuit 144 outputs an input signal synchronously with the rising of a clock signal, and a signal delay means 115 delays the output signal only by a prescribed time shorter than one cycle of the clock signal.例文帳に追加

クロック信号の立ち上がりに同期して第一ＦＦ回路１１４が入力信号を出力し、この出力信号を信号遅延手段１１５がクロック信号の一周期より短い所定時間だけ遅延させる。 - 特許庁

To provide a signal processor for reducing time delay when extracting or removing any signal in the neighborhood of a specific frequency F for an input signal X including a plurality of frequency components.例文帳に追加

複数の周波数成分を含む入力信号Ｘに対して特定周波数Ｆ付近の信号を抽出又は除去する場合に、時間遅れを低減することができる信号処理装置を提供する。 - 特許庁

A reference timing calculator 106 utilizes the reception timing and a second threshold value 331 which is input from a second threshold calculator 107, and calculates the reference timing required for calculating the reception timing of the arrival wave with the minimum delay time.例文帳に追加

基準タイミング算出部106は、前記受信タイミングと第二閾値算出部107から入力される第二閾値331を利用し、遅延時間最小の到来波の受信タイミングの算出に必要な基準タイミングを算出する。 - 特許庁

A video acquisition module 12 acquires an input video signal, a subtraction unit 14 and a frame delay circuit 16 obtain an inter-pixel difference of a corresponding field of a consecutive frame and an absolute value unit 18 obtains an absolute difference.例文帳に追加

ビデオ捕獲モジュール１２で入力ビデオ信号を捕獲し、減算ユニット１４及びフレーム遅延回路１６により連続フレームの対応フィールドのピクセル間の差を求めて、絶対値ユニット１８により絶対差を求める。 - 特許庁

A beam composition signal is formed based on pulse echo signals received with a plurality of antenna elements 11-1n by a beam formation circuit 60 to be input divergently into an FFT processing part 70 and a tapped delay line 80.例文帳に追加

複数のアンテナ素子１１〜１ｎにより受信されるパルスエコー信号からビーム形成回路６０によりビーム合成信号を形成してＦＦＴ処理部７０とタップドディレイライン８０とに分岐入力する。 - 特許庁

To provide a display device for use in a vehicle constantly maintaining the quality of composited images, even when variations occur in the delay of recognition of the input image switch signal of a video interface circuit.例文帳に追加

ビデオインターフェース回路の入力映像の切替信号の認識遅延にばらつきを生じている場合においても、合成映像の品質を一様に保つことができる車両用表示装置を提供する。 - 特許庁

Output sides of signal inputting parts 1X and 1Y of two-channel input signals X and Y are connected to adaptive filters 2X and 2Y, filter coefficient generators 3X and 3Y and sample delay devices 4X and 4Y, respectively.例文帳に追加

２チャンネルの入力信号Ｘ，Ｙの信号入力部１Ｘ，１Ｙの出力側を、それぞれ適応フィルタ２Ｘ，２Ｙ、フィルタ係数生成器３Ｘ，３Ｙ及びサンプル遅延器４Ｘ，４Ｙに接続する。 - 特許庁

To provide an input selector circuit constituted in a semiconductor integrated circuit, capable of shortening delay time while minimizing the increment of a layout area even when there are many inputs, and capable of canceling a critical pass.例文帳に追加

半導体集積回路内に構成され、多入力であっても、レイアウト面積の増加を最小限に抑えた上で、遅延時間を削減し、クリティカルパスを解消することができる入力セレクタ回路を提供すること。 - 特許庁

The input control parts 2210a to 2210n are at short distances to the output buffer part 2230a and have short delay times of the back pressure, so the output buffer part 2230a can avoid a buffer overflow with a small buffer size.例文帳に追加

入力制御部２２１０ａ〜２２１０ｎは、出力バッファ部２２３０ａとの距離が近く、バックプレッシャの遅延時間が短いため、出力バッファ部２２３０ａは少ないバッファサイズでバッファ溢れを回避することができる。 - 特許庁

The control circuit includes an AC converter (124) for modifying the input voltage signal according to the estimated delay angle to generate an AC voltage output signal having a constant effective voltage for the lamp activation.例文帳に追加

制御回路には、推定した遅角に従い、ランプ賦活用の一定の実効電圧を有するＡＣ電圧出力信号を発生させるべく入力電圧信号を改変するＡＣコンバーター（１２４）が含まれる。 - 特許庁

A characteristic value extraction part 32 is configured to execute static path search by applying a slew to a signal waveform to be input to a hard macro, and to extract a characteristic value by calculating a delay time at a measurement point in the hard macro.例文帳に追加

特性値抽出部３２は、ハードマクロに入力する信号波形にスルーを与えて静的な経路探索を行なうことにより、ハードマクロ内の測定点における遅延時間を算出して特性値を抽出する。 - 特許庁

An analog/digital converter 1 converts an input video signal into video data by using a sampling clock from a PLL circuit 2 and a subtractor 17 subtracts video data delayed by a 1-clock delay circuit 16 from the converted video data.例文帳に追加

入力映像信号はＡ／Ｄ変換器１でＰＬＬ回路２からのサンプリングクロックにより映像データに変換された後、減算器１７により１クロック遅延回路１６で遅延された映像データと減算される。 - 特許庁

A luminance movement decision circuit 3 decides movement of a luminance signal Yin of the input video data based upon luminance signal noise removal data S1 and luminance signal one-frame delay data S2 and outputs a luminance movement decision signal S3.例文帳に追加

輝度動き判定回路３は、輝度信号ノイズ除去データＳ１と、輝度信号１フレーム遅延データＳ２とに基づき、入力映像データの輝度信号Yinの動きを判定し、輝度動き判定信号Ｓ３を出力する。 - 特許庁

After a uniform Vth (threshold) for output-side measurement is set for each block (step B1), Vth's are measured by the input terminals of blocks to be measured and the measurement results are stored in a delay library (step B2).例文帳に追加

各ブロックに一律の出力側測定用Ｖｔｈを設定した後（ステップＢ１）、測定対象のブロックの各入力端子毎にＶｔｈを測定し、その測定結果を遅延ライブラリに格納する（ステップＢ２）。 - 特許庁

The accumulator module 1302 generates and stores an accumulated message sum 1316, and then delayed input messages from the delay pipeline 1306 are subtracted from the accumulated message sum to generate output messages 1321.例文帳に追加

累算器モジュール１３０２は累積メッセージサム１３１６を生成記憶し、遅延パイプライン１３０６から得られる遅延入力メッセージが上記累積メッセージサムから減算されて、出力メッセージ１３２１が生成される。 - 特許庁

An ultrasonic reflected wave transmitted from an ultrasonic probe 13 and reflected by a living tissue is input into an operation part 19 through a receiving part 15, a delay time control part 16, a phase detection part 17 and a filter part 18.例文帳に追加

超音波プローブ１３から送信され、生体組織において反射した超音波反射波は、受信部１５、遅延時間制御部１６、位相検波部１７、フィルタ部１８を経て、演算部１９に入力される。 - 特許庁

Delay circuits DLY11 to DLY14 are respectively provided to input nodes of, e.g. BF11 to BF14 among a plurality of output buffers BF11 to BF15 for driving a plurality of output pins PO11 to PO15.例文帳に追加

複数の出力ピンＰＯ１１〜ＰＯ１５を駆動する複数の出力バッファＢＦ１１〜ＢＦ１５の内、例えばＢＦ１１〜ＢＦ１４の入力ノードに、それぞれ、遅延回路ＤＬＹ１１〜ＤＬＹ１４を設ける。 - 特許庁

By adding a delay to the arithmetic result for the high-speed flow to absorb the difference of the processing time between the high-speed flow and the low-speed flow, an arithmetic result processing section 8 performs abort or marking processings to the packets in order of the input.例文帳に追加

高速フローと低速フローの処理時間の差を高速フローの演算結果に遅延を付加することにより、演算結果処理部８はパケットの入力順序で廃棄またはマーキングの処理を行なう。 - 特許庁

On the other hand, when the time clocked by the timer 11a is longer than the predetermined time (No in S15) in determination processing of S15, a time parameter which is a parameter of a delay effect is set based on an input signal (S18).例文帳に追加

一方、Ｓ１５の判断処理において、タイマ１１ａが計時した時間が所定時間より長い場合は（Ｓ１５：Ｎｏ）、入力信号に基づいてディレイ効果のパラメータである時間パラメータの設定を行う（Ｓ１８）。 - 特許庁

The design support system of a multi-power source integrated circuit executes the performance analysis of delay or the like (step A4), and when any constraint is not satisfied, a floor plan and performance analysis result are input, and a voltage island is generated (step A6).例文帳に追加

多電源集積回路の設計支援システムは、遅延等の性能解析を実行し（ステップＡ４）、制約を満たさない場合、フロアプラン、性能解析結果を入力として、電圧アイランドを生成する（ステップＡ６）。 - 特許庁

To correct a delay time difference between signals and to suppress deterioration of a reception characteristic even if input timing of the signal differs due to a difference in a radiowave transmissions path length and a cable length between reception antenna branches.例文帳に追加

受信アンテナブランチ間の電波伝搬経路長及びケーブル長の違いにより信号の入力タイミングが異なる場合であっても、各信号の遅延時間差を補正し、受信特性の劣化を抑制する。 - 特許庁

The determination circuit 36 performs glass breakage determination processing for determining existence of glass breakage, based on the signal level of the detection voltage, during a period having an input for the opening/closing command signal S, after the lapse of the delay time.例文帳に追加

また、判定回路３６は遅延時間が経過して開閉指令信号Ｓの入力がある状態において検波電圧の信号レベルに基づきガラス割れの有無を判定するガラス割れ判定処理を行う。 - 特許庁

An input column, which sets the standby time (metering delay time) from the completion of a dwelling stage to the start of the metering stage, is provided on the display screen of an operation panel for operating the injection molding machine.例文帳に追加

本発明の射出成形機では、運転用の操作盤の表示画面上に、保圧工程の終了から計量工程の開始までの待機時間（計量遅延時間）を設定する入力欄が設けられている。 - 特許庁

To cancel the delay of torque transmitting time from the torque input side the torque output side in a torque detecting device, and to make surely detectable the direction and magnitude of an applied torque using a simple structure.例文帳に追加

トルク検出装置において、トルク入力側からトルク出力側へのトルク伝達時間の遅れを解消するとともに、作用トルクの方向と大きさを簡単な構成で確実に検出できるようにすること。 - 特許庁

A wavelength filtering element or device which can achieve partial or complete input-signal wavelength filtering, is either a part of the modulation section, a coupling unit, the delay-interference section or an integral part of the whole configuration.例文帳に追加

部分的なあるいは完全な入力信号波長フィルタリングを実現できる波長濾波素子あるいは装置は、変調部、カップリングユニット、遅延干渉部の一部あるいは全体配置に統合されたものの一部である。 - 特許庁