「input delay」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

To provide a filter, such as a narrow-band FIR filter that has small number of input taps, delay circuits and multipliers, is able to surely obtain desired characteristics, and excels in frequency separability, and to provide a system, method, and program for designing a filter.例文帳に追加

入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域ＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供する。 - 特許庁

To propose a method for characterizing a cell property so that a delay time in a cell can be calculated accurately even when a distortion is caused in an input waveform to the cell and an output waveform corresponding to the size of the cell's driving capacity.例文帳に追加

セルが駆動する容量の大きさに応じて、そのセルへの入力波形及び出力波形に歪みが発生する場合であっても、そのセルでの遅延計算を精度良く計算できるように、セル特性キャラクタライズ方法を提案する。 - 特許庁

To provide a semiconductor device capable of miniaturizing a display panel module and reducing costs while avoiding characteristic abnormality and delay in a signal transmission rate caused by a lengthened distance of input signal wiring, and to provide a display panel module.例文帳に追加

入力信号配線の配線距離が長くなることにより発生する特性異常や信号伝達速度の遅延を回避しながら、表示パネルモジュールのサイズ縮小化、コスト低減を可能とする半導体装置及び表示パネルモジュールを提供する。 - 特許庁

After that, the calculated intake air amount G2 is fed back to an input side of the function estimation part 41 after being converted into the intake air amount G1' equivalent to the air amount passing through an air flow sensor 31 through a delay model part 43.例文帳に追加

次いで、演算された吸入空気量Ｇ２は、遅れモデル部４３を介してエアフローセンサ３１を通過する空気量に相当する吸入空気量Ｇ１’に変換された後に、関数推定部４１の入力側にフィードバックされる。 - 特許庁

A delay time measuring part 106 measures a time from a command processing request input to a response output, and a number-of-processing wait-command-request measuring part 107 measures the number of processing wait command requests to give them to respectively a threshold value judgement part 110.例文帳に追加

遅延時間計測部１０６は、コマンド処理要求入力から応答出力までの時間を計測し、処理待ちコマンド要求数計測部１０７は、処理待ちコマンド要求数を計測し、それぞれしきい値判断部１１０に通知する。 - 特許庁

The CPU circuit 13 controls the frequency adjustment circuit 15 and the DQ adjustment circuit 17 to variously change the frequencies of a clock signal CLK input to an external memory 210 and the delay amount of a data signal DQ.例文帳に追加

ＣＰＵ回路１３は、周波数調整回路１５およびＤＱ調整回路１７を制御することにより、外部メモリ２１０に入力されるクロック信号ＣＬＫの周波数およびデータ信号ＤＱの遅延量を種々変化させる。 - 特許庁

When receiving signals T1, T2, an RS input phase control circuit 150 outputs data from a frame outputted from a delay circuit 110 by prescribed bytes each, reads the corresponding parity bits from the storage circuit 140, and provides an output.例文帳に追加

ＲＳ入力位相制御回路１５０は、信号Ｔ１，Ｔ２を同時受信したときは、遅延回路１１０が出力したフレームからデータを所定バイトずつ出力し、さらに対応するパリティを蓄積回路１４０から読み出して出力する。 - 特許庁

The 1st signals are input to the Vgl power source line 26 through the Vgl differential waveform superposition circuit 14 to add the signal components to the 1st signals to compensate their delay in the Vgl power source line 26.例文帳に追加

第１の信号は、少なくともＶｇｌ電源ライン２６における第１の信号の遅延を補う信号成分を第１の信号に対して付加するＶｇｌ微分波形重畳回路１４を介してＶｇｌ電源ライン２６に入力される。 - 特許庁

The latch signal output circuit 174 synchronizes start winning signals SN for latch inputted from an input terminal D with the rising edge of the delay clock signals S2 inputted from the clock terminal Clk and outputs latch signals SL.例文帳に追加

ラッチ信号出力回路１７４は、入力端子Ｄから入力されるラッチ用始動入賞信号ＳＮを、クロック端子Ｃｌｋから入力される遅延クロック信号Ｓ２の立ち上がりエッヂに同期させ、ラッチ信号ＳＬを出力する。 - 特許庁

The delay circuit 10 is configured by using e.g. a Schmitt trigger circuit, which automatically detects the end of the input signal transition period and controls the supply of power so as to be restored to the usual power supply state as soon as the transition period is finished.例文帳に追加

遅延回路１０は、例えばシュミットトリガ回路を用いて構成することができ、入力信号の遷移期間が終了するのを自動的に検知して遷移期間の終了と同時に通常の電源供給状態に戻るようにコントロールする。 - 特許庁

The matched filter is provided with switches 17(n) each corresponding to each delay element 11(n) and with a spread code input selection circuit 18 that detects an end of the spread code by a dump code DMP and selects a proper switch.例文帳に追加

各遅延素子１１（ｎ）に対応して、前記ループを開放することができるスイッチ１７（ｎ）を設けるとともに、ダンプ符号ＤＭＰから拡散符号の終端を検出し、適切なスイッチを選択する拡散符号入力選択回路１８を設ける。 - 特許庁

A logic circuit 100 has an observable test point 110 or a controllable test point 120, connected thereto, at which to detect a delay-failure-related signal propagating in a logical path 130 between an input terminal 101 and an output terminal 105.例文帳に追加

論理回路１００は、入出力端子間（１０１と１０５との間）の論理パス１３０に伝搬する遅延故障に関する信号を検出する可観測性テストポイント１１０または可制御性テストポイント１２０が接続されている。 - 特許庁

Whether or not the two input signals have the same level for a prescribed time or over is decided depending on the outputs from the differential input buffer and the delay circuit and a prescribed signal is set to the output when it is decided that the two input signals have the same level for a prescribed time on over.例文帳に追加

差動入力回路において、２つの入力信号のそれぞれを閾値電圧とを比較する差動入力バッファと、こそれ差動入力バッファの出力を遅延させる遅延回路とを設け、差動入力バッファ及び遅延回路の各出力から２つの入力信号が所定の時間以上互いに同一レベルの信号であるか否かを判断し、所定の時間以上同一レベルの信号であると判断すると出力を所定の信号とする。 - 特許庁

The determination circuit 36 performs noise determination processing for determining the existence of the environmental noise, based on the signal level of a detection voltage output from a detection circuit 35, during a period that does not have input of the opening/closing command signal S, until the lapse of the delay time.例文帳に追加

判定回路３６は遅延時間が経過するまでの間の開閉指令信号Ｓの入力が無い状態においては検波回路３５から出力される検波電圧の信号レベルに基づき環境ノイズの有無を判定するノイズ判定処理を行う。 - 特許庁

To provide: a program by which a specified command can be executed even if a communication delay occurs in an on-line competition game, wherein the specified command is executed based on the input information by a player which is detected during a specified period; an information storage medium; and a game machine.例文帳に追加

所定期間に検出されたプレーヤの入力情報に基づいて特定コマンドを実行するオンラインの対戦ゲームにおいて、通信遅延が生じたとしても、特定コマンドを実行することが可能なプログラム、情報記憶媒体、ゲーム機を提供することにある。 - 特許庁

The camera consists of a CCD 101, image signal processing circuit 102, switching device for CCD 103, CCD timing generating circuit 104, variable delay circuit 105, shutter mode switching control circuit 106, random shutter trigger signal input terminal 107, and switching device 108 for a strobe.例文帳に追加

ＣＣＤ１０１、映像信号処理回路１０２、ＣＣＤ用切替器１０３、ＣＣＤタイミング発生回路１０４、可変遅延回路１０５、シャッタモード切替制御回路１０６、ランダムシャッタトリガ信号入力端子１０７、ストロボ用切替器１０８より構成される。 - 特許庁

To sufficiently utilize a high speed circuit to improve the throughput of a system by flexibly coping with changes of delay time due to changes of conditions such as kinds of high speed memories and high speed input/output circuits to be connected outside, boards to be mounted.例文帳に追加

外部に接続される高速メモリや高速入出力回路の種類、実装される基板などの条件の変化による遅延時間の変化に柔軟に対応可能で、システムのスループットを向上させ、被制御回路の高速性を十分に引き出す。 - 特許庁

When the reset signal to be input to the RESET terminal 122 is canceled, the TFT control IC 12 outputs an output signal to an output terminal 123 at a time t4 after the lapse of a delay time of an internal circuit required for generating the output signal.例文帳に追加

ＴＦＴ制御ＩＣ１２は、ＲＥＳＥＴ端子１２２に入力されるリセット信号が解除されると、出力信号を生成するに必要な内部の回路の遅延時間の後、時刻ｔ４に出力端子１２３に出力信号を出力する。 - 特許庁

In the delay means, the input optical signal is branched into two optical signals, the branched two optical signals are caused to generate an optical path difference between them, these two signals are delayed from each other, and these optical signals are synthesized again, thereby generating a multiplexed optical signal.例文帳に追加

遅延手段において、入力光信号を２つの光信号に分岐し、分岐した２つの光信号に光路差を生じさせ、これら２つの信号の相互に遅延を与え、それらの光信号を再び合成して多重化光信号を生成する。 - 特許庁

The phase setting circuit 10 is designed to supply a base clock to a first circuit block BL1 as a clock A, and to set the amount of the phase shift (delay time) of respective clocks B, C, D based on voltages to be respectively supplied to external input terminals A, B, C.例文帳に追加

位相設定回路１０は、ベースクロックをクロックＡとして第１の回路ブロックＢＬ１へ供給し、各外部入力端子Ａ，Ｂ，Ｃに供給される各電圧に基づいて各クロックＢ，Ｃ，Ｄの位相ずれ量（遅延時間）をそれぞれ設定する。 - 特許庁

Since phase advance compensation element compensating intake air filling delay is included in a control system controlling throttle opening (cylinder filling air), a system becomes unstable without filters in the control system if noise overlaps input of the control system.例文帳に追加

スロットル開度（筒内充填空気量）を制御する制御系には、吸入空気の充填遅れを補償する位相進み補償要素が含まれるため、この制御系の入力にノイズが重畳した場合に、制御系にフィルタが全くないと不安定な系となる。 - 特許庁

When the parallel mode or serial mode is set as a scan mode of the plurality of photoreceptors, the LSU control parts 3a-3d switches the presence or absence of delay of the printing start signal from the trigger input parts to the trigger output parts following the set mode.例文帳に追加

そして複数の感光体の走査モードとして、パラレルモードまたはシリアルモードが設定されたときに、ＬＳＵ制御部３ａ〜３ｄは、設定されたモードに従って、印字開始信号の前記トリガ入力部からトリガ出力部への遅延の有無を切り替える。 - 特許庁

Also, a driving method of the semiconductor memory device includes a step for outputting a DLL clock in which an internal clock is delay-locked, a step for controlling data eye if data, and a step for outputting the data synchronizing with the input of the DLL clock.例文帳に追加

また、内部クロックが遅延ロックされたＤＬＬクロックを出力するステップと、データのデータアイを制御するステップと、前記データを前記ＤＬＬクロックの入力に同期して出力するステップとを含む半導体メモリ装置の駆動方法を提供する。 - 特許庁

When an input signal comes, an electromagnetic coil assembly disposed adjacently to the ball ramp actuator operates to delay rotation of the outer operation plate, so that the inner operation plate is axially moved to mesh the gear teeth of the side gear 23 with the gear teeth of the lock member.例文帳に追加

入力信号があると、ボールランプアクチュエータに隣接して配置した電磁コイルアセンブリが作動して、外側作動板の回転を遅らせることにより内側作動板を軸方向に移動させて、サイド歯車(23)の歯車歯とロック部材の歯車歯を連結させる。 - 特許庁

The protective action is invalidated by a D flip-flop FF unless there is an abnormality even though an overcurrent is detected by a comparator CP1; when there is an abnormality, the output of a delay circuit DL is input to the clock terminal of the D flip-flop FF to validate the protective action.例文帳に追加

コンパレータＣＰ１により過電流が検出されても異常でなければＤフリップフロップＦＦにより保護動作を無効にし、異常時にはディレイ回路ＤＬの出力をＤフリップフロップＦＦのクロック端子に入力して保護動作を有効にする。 - 特許庁

To provide an optical member for a touch panel which is recognizable by a simple input means even under a weak external light environment, and sufficiently reduces malfunction due to the delay of the return (after-image) of deformation after an optical member is depressed.例文帳に追加

外光が弱い環境下でも簡便な入力手段で認識可能であり、かつ、光学部材を押圧した後の変形の戻り（残像時間）が遅いことに起因する誤動作を十分に低減することができるタッチパネル用光学部材を提供すること。 - 特許庁

By control part 104, the volume of the part 105 is changed corresponding to volume setting selected in an input part 103 by a user, and the delay amount of the part 106 is changed in consideration of the increase and decrease of the feeling of a sound field and the sense of distance felt by a listener accompanying the change of the volume.例文帳に追加

制御部１０４により、ユーザが入力部１０３で選択した音量設定に応じて１０５の音量を変更し、音量の変化に伴って受聴者が感じる音場感や距離感の増減を考慮して、１０６の遅延量を変更する。 - 特許庁

The delay time from input of data to a circuit block CB1 to output thereof is measured based on the timing of fetching data from the circuit block CB1 to a measurement register MR1 and the timing of fetching data from the circuit block CB1 to a data latch DL 2.例文帳に追加

回路ブロックＣＢ１からのデータを測定レジスタＭＲ１に取り込んだタイミングと、回路ブロックＣＢ１からのデータをデータラッチＤＬ２に取り込んだタイミングに基づいて、回路ブロックＣＢ１にデータが入力されてから出力されるまでの遅延時間を測定する。 - 特許庁

To provide a server-based computing system allowing accurate transmission of input operation data of a client device of a mouse click or the like to a server device even under an environment wherein transmission delay occurs in a network connecting the client device and the server device.例文帳に追加

クライアント装置とサーバ装置とを接続するネットワークにおいて伝送遅延が発生するような環境下においても、マウスクリック等のクライアント装置の入力操作データを正確にサーバ装置に送信することが可能なサーバベースコンピューティングシステムを提供すること。 - 特許庁

When voltage inputted to the inverter circuit as a power source is a predetermined value or more, an initial value of the data pointer is changed in the delay direction to the motor rotating direction in the reversing timing of the position signals so as to reduce its inverter input voltage.例文帳に追加

前記インバータ回路に電源として入力される電圧が所定値以上の場合に、そのインバータ入力電圧を低下させるように前記位置信号の反転タイミングでモータ回転方向に対して遅れ方向に前記データポインタの初期値を変更する。 - 特許庁

The user operates user's instructions input unit (56) and controls the timer-recording scheduled program list producer (200) and the recorder controller (220) so as to delay the scheduled timer recording end time (Sret) of the recorder (52) by a desired time (Tp), in response to the result of the detection.例文帳に追加

その検出結果に応じて、ユーザは、操作入力器（５６）を操作して記録装置（５２）の記録終了時間（Ｓｒｅｔ）を所望の時間（Ｔｐ）だけ遅延させるように記録予約番組表生成器（２００）および記録装置制御器（２２０）を制御する。 - 特許庁

With this configuration, signal processing on the plurality of sensor outputs is performed using a general signal processing unit having a single signal input unit, and delay and loss of monitor display of the live-view image of a sub-image sensor are reducible.例文帳に追加

本構成により単一の信号入力部を有する汎用的な信号処理部を利用して複数のセンサ出力に対する信号処理を行うことが可能となり、またサブイメージセンサのライブビュー画像のモニタ表示の遅れや消失を低減することが可能となる。 - 特許庁

To provide a bit phase synchronized locally generated optical pulse string formation circuit generating a locally generated optical pulse string surely synchronized with an input signal beam even when delay fluctuation occurs inside a light source for local generation of pluses.例文帳に追加

局発パルス光源の内部に遅延揺らぎが生じていても、入力信号光と確実にビット位相同期されている局発光パルス列を生成することができるビット位相同期局発光パルス列生成回路を提供することを目的とするものである。 - 特許庁

The modulator of phase shift modulation type for performing a data modulation by using a phase difference between the I/Q channels comprises a plurality of data shifting means 40A, 40B, and 41 for adjusting each delay of I/Q channel digital data at each input terminal of the I/Q channels.例文帳に追加

Ｉ／Ｑチャネル間の位相差を利用して、データ変調を行う位相偏移変調方式の変調器において、前記Ｉ／Ｑチャネルの入力端にＩ／Ｑチャネルデジタルデータの遅延を調節するためのデータシフティング手段４０Ａ、４０Ｂ、４１を備える。 - 特許庁

This system is provided with a directly driving type electro- hydraulic servo valve 15, a subtracter 44 which calculates the difference between an input command signal to the valve and a feedback signal Vfc corresponding to valve displacement, and an integrator 12 and a primary delay compensator 13 provided between the subtracter 44 and the valve 15.例文帳に追加

直接駆動型の電油圧サーボバルブ15と、このバルブ15への入力指令信号とバルブ変位に対応するフィードバック信号Ｖfcとの差を求める減算器44と、この減算器44とバルブ15の間に設けられた積分器12及び一次遅れ補償器13と、を備えている。 - 特許庁

To provide a delay locked loop capable of increasing an operating frequency of a DRAM even when a frequency of an input clock increases, by ensuring operating margin that can generate a rising/polling out enable signal R/FOUTEN by a second DLL clock FCLK_DLLOE.例文帳に追加

入力クロックの周波数が高まっても、第２ＤＬＬクロックＦＣＬＫ＿ＤＬＬＯＥにより、ライジング／ポーリングアウトイネーブル信号Ｒ／ＦＯＵＴＥＮを生成することができる動作マージンを確保することにより、ＤＲＡＭの動作周波数を高めることができる遅延固定ループを提供すること。 - 特許庁

The calibration can also be started in response to a signal in a calibration input pin of the integrated circuit, and the duration of delay can be obtained from a reference or the duration of calibration operation (for example, by charging an external capacitor from according to the reference).例文帳に追加

集積回路の校正入力ピンにおける信号に応答して校正を開始することもでき、遅延の持続時間は、(例えば、外部コンデンサを基準により充電することにより)基準から、あるいは校正動作の持続時間から得ることができる。 - 特許庁

Secondary, the electrostatic capacity between the voltage detecting conductor and power lines 1 and 2 is made to the direct input impedance of a reversing amplifier, and a 90°-delay phase device by a mirror integrator is provided since the output voltage of the reversing amplifier is thus advanced 90°.例文帳に追加

第二に電圧検出導体と電力線１，２との間の静電容量は反転増幅器の直接入力インピーダンスとせしめ，従ってこの反転増幅器の出力電圧は９０度進むのでミラー積分器による９０度遅れ位相器を設けた。 - 特許庁

The technology applying time-dithering to a tuning input of an all digitally controlled oscillator DCO utilizes a shift register 1306 and a multiplexer 1308 that minimizes a spurious tone generated by a DCO(Digitally Controlled Oscillator) in response to sigma-delta modulation delay control.例文帳に追加

完全デジタル制御発振器ＤＣＯ同調入力をタイムディザリングする技術は、シフトレジスタ１３０６およびシグマ−デルタ変調遅延制御に応答してＤＣＯ２００によって発生されるスプリアストーンを最小限に抑えるマルチプレクサ１３０８を利用する。 - 特許庁

On the wiring boards 100 and 200, a selector 2 selecting signals to be inputted to the CLK input terminal 1a of the clock driver 1, a buffer circuit 3 constituting the control circuit of the selector 2, a delay element 4 and resistor components R1-R3 are loaded.例文帳に追加

配線基板１００、２００には、クロックドライバ１のＣＬＫ入力端子１ａに入力される信号を選択するセレクタ２と、セレクタ２の制御回路を構成するバッファ回路３、遅延素子４および抵抗部品Ｒ１〜Ｒ３が搭載されている。 - 特許庁

Each time when a pulse 206 is inputted, a clock controller 26 determines the amounts of delay of the clock CK1 of an A/D conversion portion 20 and the clock CK2 of a latch driver 22 from an input clock CLK respectively, and adjusts the clock skews of the clocks CK1 and CK2.例文帳に追加

クロック制御部２６は、パルス２０６が入力される毎に、Ａ／Ｄ変換部２０のクロックＣＫ１とラッチ・ドライバ２２のクロックＣＫ２それぞれについて、入力クロックＣＬＫに対する遅延量を決定し、クロックＣＫ１とＣＫ２のクロックスキューを調整する。 - 特許庁

An optical signal packet which is inputted from an external input port is sent out from an optical multiplexing demultiplexing circuit to an optical delay circuit through an optical gate circuit and the packet which is delayed as required is outputted from the optical gate circuit to the outside through an external output port.例文帳に追加

外部入力ポートから入力された光信号パケットは、光合分岐回路より光ゲート回路を通って光遅延回路に送出され、必要な遅延を受けたパケットは光ゲート回路より外部出力ポートを通って外部に出力される。 - 特許庁

The clock transmitter 23 outputs a new sample start signal to an A/D sampler 3 by an input timing of the delayed trigger signal inputted from the delay circuit 22, to thereby change a sampling start timing of an interference signal at the A/D sampler 3.例文帳に追加

クロック発信器２３は、遅延回路２２から入力される遅延されたトリガ信号の入力タイミングにより新たなサンプルスタート信号をＡ／Ｄサンプラ３に出力すると、Ａ／Ｄサンプラ３における干渉信号のサンプリング開始タイミングが変更される。 - 特許庁

The LED driver determines the number of LED channels to be driven in accordance with signals input through the feedback terminal to delay the PWM signals based on a value of a phase difference to be adjusted in accordance with the number of the LED channels.例文帳に追加

前記ＬＥＤドライバーは前記フィードバック端子を通じて入力される信号に基づいて駆動可能なＬＥＤチャンネル数を判断して、前記ＬＥＤチャンネル数にしたがって調整される位相差の値位前記ＰＷＭ信号を順次に遅延させる。 - 特許庁

The delay circuit is provided with: an inverter circuit 12 having a prescribed logic threshold voltage; and a p-channel transistor 15 whose gate is connected to the input side of the inverter circuit 12 and whose source and drain are both connected to the output side of the inverter circuit 12.例文帳に追加

この遅延回路は、所定の論理しきい値電圧を有するインバータ回路１２と、インバータ回路１２の入力側にゲートが接続されるとともに、インバータ回路１２の出力側にソースおよびドレインが共に接続されるｐチャネルトランジスタ１５とを備えている。 - 特許庁