「input delay」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

That is, the regulating optical fiber 15 is adjusted in length so as to permit a time delay that occurs in signal light which travels from the input terminal 11 to the output terminal 12 to be set at a required value, and the regulating optical fiber 15 becomes shorter in length with an increase in the length of the amplifying fiber 14.例文帳に追加

すなわち、入力端子１１から出力端子１２に到るまでの信号光の遅延時間が所望値になるよう調整用光ファイバ１５の長さは設定され、増幅用光ファイバ１４が長いほど調整用光ファイバ１５は短い。 - 特許庁

To reduce delay time deterioration caused by crosstalk between an interesting wiring and an adjacent wiring without increasing the design work when the signal arriving time of the specified wiring and the adjacent wiring varies dynamically depending on the input pattern.例文帳に追加

入力パターンに依存して着目配線および隣接配線のそれぞれの信号到達時刻が動的に変化するような場合に、着目配線と隣接配線間のクロストークに起因した遅延時間劣化の低減を設計作業の増大を小さく実行すること。 - 特許庁

A tracking error signal generating device 10 has a light receiving element P1 that receives reflected light from an optical disk at a first timing and a light receiving element P4 that receives reflected light from the optical disk at a second timing, which is behind the first timing by an input delay time.例文帳に追加

トラッキングエラー信号生成装置１０は、光ディスクの反射光を第１のタイミングで受光する受光素子Ｐ１と、光ディスクの反射光を第１のタイミングから入力遅延時間だけ後の第２のタイミングで受光する受光素子Ｐ４を有する。 - 特許庁

Because the latest input signal data is sent to the master station by the request frame every time transmission and reception to/from each slave station are performed and the master station can immediately decide a corresponding slave station as a transmission destination, it is possible to drastically reduce transmission delay time.例文帳に追加

各子局への送受信時ごとにリクエストフレームによって最新の入力信号データが親局へ送られ、親局は直ちに該当する子局を送信先に決定することが出来るので、伝送遅延時間を大幅に短縮することが出来る。 - 特許庁

The flat panel speaker is arranged in a corner side of the ceiling part, sound image and sound field in the vehicle compartment is located at a predetermined location by adjusting input signal level to the door speakers and/or the flat panel speaker, frequency characteristic correction (equalizer), and delay.例文帳に追加

また、前記フラットパネルスピーカは前記天井部の隅側に配置され、さらに前記ドアスピーカ及び／又は前記フラットパネルスピーカへの入力信号レベル、周波数特性補正（イコライザ）や遅延を調整することで車室内の音像音場を所定の位置に定位させる。 - 特許庁

Current-carrying control to a ceramic heater 701 conducts on-off switching for the triac after a first delay time (approximately 2 ms) with reference to the rise edge (a point changing off to on) of the zero cross signal when a positive voltage is input from the AC power source 901.例文帳に追加

セラミックヒータ７０１への通電制御は、交流電源９０１から正電圧が入力される時、ゼロクロス信号の立ち上がりエッジ（オフからオンに変化するポイント）を基準に、第１の遅延時間（略２ｍｓ）後にトライアックのオンオフ切り替えを行う。 - 特許庁

Whispering voice data outputted from a whispering voice input part 10 and delayed voice data outputted from a delay device 12 are given to an adder 11, and the adder 11 adds these data to output the additional result.例文帳に追加

加算器１１へは、ささやき音声入力部１０から出力されるささやき音声データと、遅延器１２から出力される遅延した音声データとが与えられ、加算器１１は、それらささやき音声データと、遅延した音声データとを互いに加算して出力する。 - 特許庁

By a phase lag time measuring section 1, phase lag time is measured between an excitation signal RS output from an excitation signal generator 101 and outputs S1 and S2 from the resolver; a variable delay part 2 delays the exciting signal RS by a delay, corresponding to the phase lag time DT calculated by the phase lag time measuring section 1 and outputs it as a synchronization signal SS input to a synchronous detector 105.例文帳に追加

位相遅れ時間測定部１が、励磁信号生成部１０１から出力される励磁信号ＲＳと、レゾルバからの出力Ｓ１、Ｓ２との間の、位相遅れ時間を測定し、可変ディレイ部２が、位相遅れ時間測定部１により算出された位相遅れ時間ＤＴに応じたディレイで励磁信号ＲＳを遅延させ、同期検波部１０５へ入力する同期信号ＳＳとして出力する。 - 特許庁

A current pulse having an arbitrary waveform is generated by branching a single logic input Sc for controlling a current output Ia into plural delay circuits DL1-DLn differing in the delay constant, combining each output in a logic circuit part LCa to generate plural kinds of logic pulses having arbitrary pulse widths and phases, and then generating a pulse current by a constant current generating part IGa, and overlapping them.例文帳に追加

電流出力Ｉａを制御する単一のロジック入力Ｓｃを遅延定数の異なる複数の遅延回路ＤＬ１〜ＤＬｎに分岐し、論理回路部ＬＣａにおいて各々の出力を組み合わせて任意のパルス幅と位相をもつロジックパルスを複数種生成後、定電流発生部ＩＧａでパルス電流を発生させ、それらを重ね合わせることで任意の波形を持った１つの電流パルスを作る。 - 特許庁

The sense amplifier driver circuit comprises a plurality of series- connected delay inverters, with at least one of the delay inverters connected to the output in series; and a plurality of NMOS transistors with the gates being connected to the common input, with an overall beta ratio (width to length ratio) of the NMOS transistors being the same as a beta ratio of a pass transistor of a bit cell.例文帳に追加

本発明のセンス増幅器駆動回路は、直列連結される複数個の遅延反転器を具備し、前記遅延反転器のうち少なくとも一つは出力に直列に連結されゲートが入力に共通連結される複数個のＮＭＯＳトランジスタを備えて前記ＮＭＯＳトランジスタの総ベータ比率（全長に対する幅の比率）はビットセルのパストランジスタのベータ比率と等しいことを特徴とする。 - 特許庁

A data multiplexing part 102 performs time division multiplexing of the data of input digital data terminals 101 consisting of N systems, the multipelxed data are inputted to a shift register 103 having N-stage registers needed to delay the data, and the data stored in the register are successively shifted to the next register to be delayed by inputting a clock to the register 103 from a clock input terminal 104.例文帳に追加

Ｎ系統ある入力ディジタルデータ端子１０１のデータを、データ多重化部１０２で時分割多重化し、多重化したデータを遅延させるのに必要なN段のレジスタを有するシフトレジスタ１０３に入力し、シフトレジスタ１０３にクロック入力端子１０４からクロックを入力することでレジスタに格納されたデータを順番に次レジスタにデータを移動させ遅延させる。 - 特許庁

The noise removing circuit is provided with a high-pass filter for detecting noise components contained in an input signal, a pulse generating circuit for generating a pulse signal corresponding to the detected noise components, an analog delay circuit 252 for delaying the input signal, and an output circuit for removing the noise components contained in the delayed signal in response to an output timing of the pulse signal.例文帳に追加

ノイズ除去回路は、入力信号に含まれるノイズ成分を検出するハイパスフィルタと、検出したノイズ成分に対応するパルス信号を生成するパルス生成回路と、入力信号を遅延させるアナログ遅延回路２５２と、この遅延させた信号に含まれるノイズ成分をパルス信号の出力タイミングに応じて除去する出力回路とを備える。 - 特許庁

To prevent a misunderstanding of a fault caused by no key-input by user through a key-input process by touch panel operation without delay when receiving status information with a control unit at minimum transmission interval or continuously, in a information displaying device for displaying the status information from a TV tuner on a displaying device with touch panel of a control unit connected through LAN.例文帳に追加

テレビチューナからのステータス情報をＬＡＮを介して接続したコントロールユニットのタッチパネル付き表示装置に表示する情報表示装置において、コントロールユニットでステータス情報を最低送信間隔や連続で受信中でも、タッチパネル操作によるキー入力処理を遅延なく行えるようにして、ユーザがキー入力できないことによる故障と誤解するのを防止する。 - 特許庁

According to the signal delay amounts from an input side of gate wiring 2a to be applied with a gate pulse toward an end side of the same gate wiring, parasitic capacitance values formed between the gate wiring and pixel electrodes 91, 92, 93 faced thereto are formed at least so as to be gradually smaller from the input side of the gate wiring toward the end side of the same gate wiring.例文帳に追加

ゲートパルスが印加されるゲート配線２ａの入力側から同一のゲート配線の終端側への信号遅延量に応じて、少なくとも、前行のゲート配線と対向する画素電極９１、９２、９３との間に形成された寄生容量の容量値が、ゲート配線の入力側から同一のゲート配線の終端側にかけて徐々に小さくなるように構成した。 - 特許庁

In some examples, the DCC circuit may generate a pulse in response to a falling edge of an input clock signal, delay the pulse based on a control voltage, adjust the falling edge of the input clock signal based on the delayed pulse to produce an output clock signal, and adjust the control voltage based on the difference between a duty cycle of the output clock signal and a desired duty cycle.例文帳に追加

幾つかの例では、ＤＣＣ回路は、入力クロック信号の立ち下がりに応答してパルスを発生し、そのパルスを制御電圧に基づいて遅延し、遅延したパルスに基づいて入力クロック信号の立ち下がりを調節して出力クロック信号を生成し、出力クロック信号のデューティ・サイクルと望ましいデューティ・サイクルとの間の差に基づいて制御電圧を調節する。 - 特許庁

Either the clocks inputted at clock input terminals 17-1 to 17-3 via externally connected EMI countermeasure parts 20 or the delay clocks sent from the inside are selected by selectors 18-1 to 18-3, and are supplied to respective functional blocks 19-1 to 19-3.例文帳に追加

外部接続されたＥＭＩ対策部品２０を介してクロック入力端子１７−１〜１７−３で入力されたクロックと、内部から送られてきた遅延クロックとのいずれか一方がセレクタ１８−１〜１８−３で選択され、機能ブロック１９−１〜１９−３へ供給される。 - 特許庁

This pulse delay circuit has a counter which operates an input signal as a trigger, a frequency variable means for varying the frequency of a clock signal which the counter concerned counts, and a pulse generating means to form a delayed pulse, in response to output of specified number from the counter.例文帳に追加

入力信号をトリガとして動作するカウンタと、当該カウンタがカウントするクロック信号の周波数を可変する周波数可変手段と、前記カウンタからの規定カウント数の出力を受けて遅延パルスを生成するパルス生成手段とを備えることを特徴とするパルス遅延回路。 - 特許庁

The disclosed feedforward amplifier is characterized by that the path extending from an input terminal to a directional coupler 7 through a main amplifier 2 and the path extending to the directional coupler 7 through a delay means 5 have their transfer functions inverted in phase with an equal amplitude through the automatic control of a vector adjuster 2.例文帳に追加

開示されるフィードフォワード増幅器は、入力端子から、主増幅器２を経て方向性結合器７に至る経路と、遅延手段５を経て方向性結合器７に至る経路のそれぞれの伝達関数が、ベクトル調整器２の自動制御によって等振幅で位相が反転する。 - 特許庁

To simplify the processing and prevention of a delay of a signal output start, by suppressing the number of input data for equalizing the level adjustment and the reduction of an operation load for finding FIR filter factors, while preventing the phase distortion of an output signal by adopting FIR filter processing.例文帳に追加

ＦＩＲフィルタ処理を採用して出力信号の位相歪みを防止しつつ，イコライズのレベル調節のための入力データ数の抑制とＦＩＲフィルタ係数を求める演算負荷低減とによって処理の簡素化と信号出力開始の遅延防止とを実現すること。 - 特許庁

Thus, whether the replenishing work is smoothly advanced can be acquired, and when a risk for a delay in replenishment since the number of input information 26 increases or the number of replenishing workers reduces, assistance for the replenishing work can be requested, and the replenishing shortage of the cargo receiving vessel to the sorting area can be avoided.例文帳に追加

よって、補充作業が順調に進んでいるかどうかを把握でき、投入情報２６の数が増えて、あるいは補充作業者の人数が減って補充の遅れが懸念されるとき補充作業の応援を依頼でき、仕分けエリアへの入荷用容器の補充の不足を回避できる。 - 特許庁

The elastic vibration propagates from an input diaphragm 5 to an output diaphragm 10 via the ultrasonic fiber 11, then propagates to an output piezoelectric vibrator 6 and is detected as a delay electric signal between a reception electrode 7 and an output grounding electrode 9.例文帳に追加

この弾性振動は、入力用振動板５から超音波ファイバ１１を介して出力用振動板１０に伝搬された後、出力用圧電振動子６に伝搬され、受信用電極７と出力用接地電極９の間で遅延電気信号として検出される。 - 特許庁

Since the signal delayed by the delay circuit 22 is inputted to an input terminal D1 of this D flip-flop 25, without being affected by a pulse containing the glitch to be a noise to be inputted to the clock terminal CK1, a suitable signal can be outputted to a pulse generating circuit 16.例文帳に追加

このＤフリップフロップ２５の入力端子Ｄ１には、遅延回路２２により遅延された信号が入力されるため、クロック端子ＣＫ１に入力されるノイズとなるグリッチを含むパルスに影響されることなく、適切な信号をパルス発生回路１６に出力することができる。 - 特許庁

To provide an ultrasound output element which monitors the vibration wave form of the piezo ceramic element inputted with the driving signal in the real time, e.g., provided with the preferable structure for grasping the delay time from input timing of the driving signal to the release timing of the ultra sound to fluid to be measured.例文帳に追加

駆動信号が入力された圧電セラミック素子の振動波形をリアルタイムでモニタリングでき、例えば、駆動信号の入力タイミングから超音波の被測定流体への放出タイミングに至る遅延時間を把握する上で好都合な構造を有する超音波出力素子を提供する。 - 特許庁

To provide a delay fixed loop capable of increasing an operating frequency of a DRAM, even when a frequency of an input clock increases, by securing operating margin which allows generation of a rising/polling out enable signal R/FOUTEN using a second DLL clock FCLK_DLLOE.例文帳に追加

入力クロックの周波数が高まっても、第２ＤＬＬクロックＦＣＬＫ＿ＤＬＬＯＥにより、ライジング／ポーリングアウトイネーブル信号Ｒ／ＦＯＵＴＥＮを生成することができる動作マージンを確保することにより、ＤＲＡＭの動作周波数を高めることができる遅延固定ループを提供すること。 - 特許庁

To provide a control device capable of improving the stability in control and the controllability by solving a problem on the disagreement in control timing between the input and output of a controlled object, even when the controlled object has the comparatively large dynamic characteristic in phase delay and waste time.例文帳に追加

制御対象が位相遅れやむだ時間などが比較的大きい動特性を示す場合でも、制御対象の入出力間での制御タイミングのずれを解消することができ、それにより、制御の安定性および制御性を向上させることができる制御装置を提供する。 - 特許庁

An original speech signal obtained by a speech input part 1 in parallel to the vibration detection signal has its timing adjusted by a delay part 7 and is filtered by a variable type LPF 8 with a passing band characteristic determined based upon the value of the band control signal and then outputted.例文帳に追加

一方、振動検出信号と並行して音声入力部１により取得された元の音声信号は、遅延部７によりタイミングを調整された上、帯域制御信号の値により決まる通過帯域特性で、可変型ＬＰＦ８によりフィルタリングされ、出力される。 - 特許庁

The scan test circuit includes: a plurality of flip-flops connected in parallel to the scan chain; a clock generation circuit generating a clock supplied to the flip-flop; and a phase delay buffer for input of a clock supplied to the first flip-flop and for output of a clock supplied to the second flip-flop.例文帳に追加

スキャンチェインに並列接続される複数のフリップフロップと、フリップフロップに供給するクロックを発生するクロック発生回路と、第１のフリップフロップに供給するクロックを入力し、第２のフリップフロップに供給するクロックを出力する位相遅延バッファとを備えたスキャンテスト回路。 - 特許庁

Frequency information on the clock signal to be input to a clock encoder 1 in the outermost hierarchy of the hierarchy-designed LSI and delay information on a part up to each block are transmitted to a clock decoder 3 installed in each block, and the clock signal is distributed without difference delays to all synchronous elements inside each block.例文帳に追加

階層設計されたLSIの最上位階層にあるクロックエンコーダ１に入力されたクロック信号の周波数情報と各ブロックまでの遅延情報を、各ブロックに設置されたクロックデコーダ３に伝えることにより、各ブロック内の全ての同期素子に遅延差なくクロック信号を分配する。 - 特許庁

The optical phase delay control device is provided with an optical beam division means to divide an input light wave into two or more beams spatially and a spatial phase modulation means which respectively carries out phase modulation of the two or more beams spatially divided the optical beam division means.例文帳に追加

光位相遅延制御装置において、入力した光波を複数のビームに空間的に分割する光波分割手段と、前記光波分割手段で空間的に分割された複数のビームをそれぞれ位相変調する空間位相変調手段と、を備えたものである。 - 特許庁

A simulator chamber CS in the input piston 43 faced to the simulator piston 44 is connected to an atmospheric pressure reservoir 3 through an orifice 7, and the overflow of the brake fluid from the simulator chamber CS is restricted by the orifice 7 in the quick braking operation to delay the stroke of a brake pedal 6.例文帳に追加

シミュレータピストン４４が臨む入力ピストン４２内のシミュレータ室ＣＳをオリフィス７を介して大気圧リザーバ３に接続し、ブレーキ急操作時にシミュレータ室ＣＳからのブレーキ液の流出をオリフィス７で制限してブレーキペダル６のストロークを遅らせるようにした。 - 特許庁

Whispering voice data newly outputted from the whispering voice input part 10 is added to voice data circulating along a closed loop, which returns from the adder 11 to the adder 11 through the delay device 12, each time when circulating once, and thus voiced sound data is generated.例文帳に追加

加算器１１から遅延器１２を経て加算器１１に帰還する閉ループを巡回する音声データには、一巡する度に、ささやき音声入力部１０から新たに出力されるささやき音声データが加算されていき、それによって有声音データが形成される。 - 特許庁

This system has a transmission property control part 7 and a optimizing net device 23 mounted on a pachinko machine 1, whereby a start signal SS input from a ball entry sensor 13 is monitored by the optimizing net device 23 to allow the transmission property control part 7 to add a delay to the start signal if detecting illegality to be applied.例文帳に追加

パチンコ機１に伝達特性制御部７と、適正化ネット装置２３とを取り付けておき、入球センサ１３から入力したスタート信号ＳＳを適正化ネット装置２３でモニタして、不正が仕掛けられたことを検出したら、伝達特性制御部７でスタート信号に遅れを加える。 - 特許庁

To provide a redundancy input and output fuse circuit of a semiconductor device, of which bias voltage drop by NMOS transistor equal to a threshold voltage and accompanying reduction in noise margin are prevented, and of which time delay problem caused by reduction in NMOS current is improved.例文帳に追加

伝送ゲートを用いてＮＭＯＳトランジスタによるしきい電圧だけの電圧バイアスの低下や、これに伴うノイズマージンの減少を防止し、ＮＭＯＳの電流減少による時間遅延を改善できる半導体素子のリダンダンシ入出力ヒューズ回路を提供すること。 - 特許庁

The switching portion 12 is arranged such that a connection is established through a connecting wiring 12a in an uppermost layer between a plurality of connecting terminals S0-Sn, which output inputted signals with a time delay different from each other and a connecting terminal SS which is connected to an input terminal In of an output buffer gate G0.例文帳に追加

スイッチ部１２は、入力信号が互いに異なる遅延時間で出力される複数の接続端子Ｓ０〜Ｓｎと、出力用バッファゲートＧ０の入力端子Ｉｎに接続された接続端子ＳＳとが、最上層の接続配線１２ａによって接続されている。 - 特許庁

When a delayed decision signal F as a delayed signal of the decision signal D by a decision delay means 11 is in a state of representing nonconformity, and output buffer 12 is brought into a conducting state, and a defective information signal E is outputted to the outside from an input/output terminal 2A for inputting the expected value signal B.例文帳に追加

判定信号Ｄを判定遅延手段１１で遅延させた遅延判定信号Ｆが不一致を示す状態になると、出力バッファ１２を導通状態とし、不良情報信号Ｅを期待値信号Ｂを入力する入出力端子２Ａから外部出力する。 - 特許庁

Even when the voltage-controlled oscillator operated, following the frequency of an input clock, stops its operation, since the output fixing sections 31 fix outputs of the variable delay circuits 30, the output of the voltage-controlled oscillator 8 is not made unstable.例文帳に追加

従って、入力クロックの周波数に追従して動作する電圧制御発振器が動作停止状態になっても、出力固定部３１によって可変遅延回路３０の出力を固定するため、電圧制御発振器８の出力が不定状態になることがない。 - 特許庁

An inductor L1 and a capacitor C1 which are connected between input and output terminals, a variable resistance Rr1 which is variable in resistance value, and resistances R2, R3, R4, and R5 are provided, and a center frequency for varying the delay characteristics at the resonance frequency based upon the inductor L1 and capacitor C1 is determined.例文帳に追加

入出力端子間に接続したインダクタＬ１とコンデンサＣ１、及び抵抗値を変化できる可変抵抗Ｒｒ１、抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５によって構成され、インダクタＬ１及びコンデンサＣ１による共振周波数で遅延特性を変化させる中心周波数が決定される。 - 特許庁

By applying a signal sequence {Yi: j=0, 1, 2,..., MN-1} obtained by interleaving M-sets of signal sequences {Xi,j: J-0, 1, 2,..., N-1; i=1, 2,..., M}, a sophisticated processing engine efficiency and/or reduction in the delay to receive the new input sample is achieved.例文帳に追加

Ｍ個の信号シーケンス｛Ｘ_i、j：ｊ＝０、１、２、…、Ｎ−１；ｉ＝１、２、…、Ｍ｝をインタリーブすることによって得られる信号シーケンス｛Ｙ_i：ｊ＝０、１、２、…、ＭＮ−１｝を適用することにより、高度な処理エンジン効率および／または新たな入力サンプルを受取るための遅延の低減が達成される。 - 特許庁

The hard macro cell 15 has I/O terminals 20 and 22 for connection with other hard macro cells, a repeater 24 for improving signal delay or signal waveform quality, an input terminal 26 connecting global wiring for inter-macro cell connection with the repeater 24, and an output terminal 28.例文帳に追加

ハードマクロ１５は、他のハードマクロと接続するための入出力端子２０、２２、信号遅延や信号波形品質改善のためのリピータ２４、ハードマクロ間の接続を行うためのグローバル配線をリピータ２４に接続するための入力端子２６、出力端子２８を備えている。 - 特許庁

To overcome the problem such that, related to a functional test for an A/D converter in a semiconductor integrated circuit, testing of a fast A/D converter at an actual operation speed is difficult because wiring delay in the semiconductor integrated circuit from the output of A/D converter to the input of a tester affects much.例文帳に追加

半導体集積回路内のＡ／Ｄ変換器の機能テストでは、Ａ／Ｄ変換の出力からテスタ入力までの半導体集積回路内の配線遅延が大きく影響を与えるため、高速Ａ／Ｄ変換器の実動作スピードでのテストが困難である。 - 特許庁

At an altered RC network listing step 2, the insertion of a buffer and enhancement of the driving capacity of a drive side transistor (enlargement of transistor size) are effected for all RC networks determined previously while taking account of the inclination of an input waveform and an RC network of minimum path delay is determined.例文帳に追加

次に、変更ＲＣネットワーク列挙ステップ２で、先に求めた全てのＲＣネットワークに対して、入力波形の傾きを考慮してバッファの挿入、駆動側トランジスタの駆動能力の向上（トランジスタサイズの拡大）を実施し、各々ＲＣネットワークで最小のパス遅延のものを求める。 - 特許庁

This device comprises a voltage control distribution means to output an input clock as a distribution clock so as to have a delay made variable by a control voltage, and a control voltage generation means to generate the control voltage using the phase difference of the data and the distribution clock.例文帳に追加

入力されたクロックを制御電圧によって可変とされた遅延を有するようにして分配クロックとして出力する電圧制御分配手段、及び前記データと前記分配クロックの位相差を用いて前記制御電圧を生成する制御電圧生成手段を備える。 - 特許庁

When a phase shift of a reproduced signal relative to a channel clock is to be evaluated, from difference between output from a waveform equalization circuit to equalize an input reproduced signal to a predetermined target equalization characteristic and the target equalization characteristic, a group delay characteristic with respect to a frequency of the waveform equalization circuit is fixed.例文帳に追加

入力された再生信号を所定の目標等化特性に等化する波形等化回路の出力と、該目標等化特性との差分から、前記再生信号のチャネルクロックに対する位相ずれを評価する際に、該波形等化回路の周波数に対する群遅延特性を一定とする。 - 特許庁

This function is achieved by registering the value of the output tag in queues for each of sampling times (S72, S73), taking out the value of the queue exceeding prescribed the number of times corresponding to the delay time (S74), and giving the feedback signal, based on its taken-out value, to the input tag (S75).例文帳に追加

この機能は、サンプリングタイムごとに出力タグの値をキューに登録し（Ｓ７２，Ｓ７３）、ディレイ時間に対応する所定回数分経過後のキューの値を取り出し（Ｓ７４）、その取り出した値に基づくフィードバック信号を入力タグに与える（Ｓ７５）ことにより実現する。 - 特許庁

The method for adjusting the phase of a plane light wave circuit type delay demodulation device provided with Mach-Zehnder interferometers (MZIs) 4, 5 to which a DQPSK (Differential Quadrature Phase Shift Keying) signal is input and heaters A to H formed on each-two arm waveguides 8, 9, 12, 13 of respective MZIs 4, 5 to demodulate the DQPSK signal includes the following steps.例文帳に追加

DQPSK信号が入力されるマッハツェンダー干渉計（MZI）４，５と、各MZIの２つのアーム導波路８，９，１２，１３上に形成されたヒータA〜Hと、を備え、DQPSK信号を復調させる平面光波回路型の遅延復調デバイスの位相調整方法は、以下のステップを含む。 - 特許庁