「input delay」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In the A/D converting circuit 1, a two-input delay unit DU which inputs the output of a precedent-stage delay unit DU or an input pulse Pin applied directly from outside in every fixed cycle is inserted as a delay unit DU constituting a pulse delay circuit 10, and the input pulse Pin can be input from the position where the two-input delay unit DU is inserted.例文帳に追加

Ａ／Ｄ変換回路１では、パルス遅延回路１０を構成する遅延ユニットＤＵとして、一定間隔毎に、前段の遅延ユニットＤＵの出力又は外部から直接印加される入力パルスＰｉｎを入力とする二入力の遅延ユニットＤＵが挿入されており、この二入力の遅延ユニットＤＵが挿入された位置から入力パルスＰｉｎを入力することができるようにされている。 - 特許庁

The delay time difference among signals passing through the multi-input logic gate circuit is changed in the delay step of the minimum unit depending on an input terminal used for the multi-input logic gate circuit.例文帳に追加

多入力論理ゲート回路の使用する入力端子の違いに応じて、多入力論理ゲート回路内を通過する信号の遅延時間差が上記最小単位の遅延ステップで変化する。 - 特許庁

The input detector or the feedback circuit may be constituted to delay to differentiate the phases of the input designation signal and the input signal.例文帳に追加

入力検知回路またはフィードバック回路は、入力指示信号を入力信号と違相にさせる遅延を課すように構成してもよい。 - 特許庁

An input video signal from an input terminal 1 is fed to one input terminal of a difference circuit 3 via a one-frame delay circuit 2.例文帳に追加

入力端子１からの入力映像信号は、１フレーム遅延回路２を経て差分回路３の一方の入力端に供給される。 - 特許庁

Pulse delay circuits 12, 13 are configured by connecting a plurality of stages of delay units for delaying pulse signals with delay times corresponding to the levels of analog voltages to be input.例文帳に追加

パルス遅延回路１２，１３は、入力されるアナログ電圧の大きさに応じた遅延時間でパルス信号を遅延させる遅延ユニットを複数段接続した構成を有する。 - 特許庁

An inverter 8 and a delay circuit 9 are connected between the input portion 2 and the second output portion 4, and the delay circuit 9 is constituted in the same manner as that for the delay circuit 5.例文帳に追加

入力部２と第２の出力部４との間にはインバータ８及び遅延回路９が接続され、遅延回路９は遅延回路５と同じに構成されている。 - 特許庁

The delay circuit DLY2 outputs a delay signal FR2 after the predetermined delay time has elapsed since the falling edge of an output signal SQB2 was input.例文帳に追加

そして遅延回路ＤＬＹ２は、出力信号ＳＱＢ２の立ち下がりエッジの入力時から所定の遅延時間の経過後に遅延信号ＦＲ２を出力する。 - 特許庁

Then, on the basis of the calculated delay time and/or the waveform rounding value, the delay analyzer 100 calculates the delay time of the clock signal input into the other circuit elements on a clock path.例文帳に追加

そして、その算出した遅延時間および／または波形鈍り値に基づいて、クロックパス上の他の回路素子に入力されるクロック信号の遅延時間を算出する。 - 特許庁

A variable delay circuit delays a first input signal according to a delay adjustment signal and outputs the delayed signal as a first delayed signal.例文帳に追加

可変遅延回路は、第１入力信号を遅延調整信号に応じて遅延させ、第１遅延信号として出力する。 - 特許庁

An inverter 22 and a delay circuit 23 of the same constitution as the delay circuit 19 are connected between the input part 16 and the output part 18.例文帳に追加

入力部16と出力部18との間にはインバータ22及び遅延回路19と同じに構成の遅延回路23が接続されている。 - 特許庁

A delay time defining section 110 receives the prescribed continuous input signals and generates first to (n)th delay signals.例文帳に追加

遅延時間定義部１１０は所定の連続的な入力信号を受信し、第１ないし第ｎ遅延信号を発生する。 - 特許庁

An input delay test of the client designed circuit 14 is conducted by performing a delay test between the scan flip-flop 21, 24.例文帳に追加

顧客側設計回路１４の入力遅延試験をスキャンフリップフロップ２２、２４間の遅延試験を行うことで実行する。 - 特許庁

The delay control signals are input in the delay means to control the timing to transmit ultrasonic waves to the subject, etc.例文帳に追加

そして、前記遅延制御信号を前記遅延手段に入力し、被検体への超音波の送信タイミング等を制御する。 - 特許庁

Output of the delay device 20 is inputted in the 3-input NAND gate 30.例文帳に追加

３入力ＮＡＮＤゲート３０には、遅延器２０の出力が入力される。 - 特許庁

A delay calibration operation for finding the control input signal is performed during recording.例文帳に追加

制御入力信号を求める遅延キャリブレーション動作は、記録中に行われる。 - 特許庁

Also, a normal read pointer RP2 reads out the input signals inputted to the delay line 23 in the same order as the input order, and delay-outputs it to an adder 22.例文帳に追加

また、ノーマルリードポインタＲＰ２は、ディレイライン２３に入力された入力信号をその入力順序と同順に読み出して、乗算器２２に遅延出力する。 - 特許庁

As a result, the input signals are delay-outputted in the reverse order of the input order from a delay device 1, and output signals in the reserve order are repeatedly outputted.例文帳に追加

その結果、遅延装置１からは、入力信号がその入力順と逆順に遅延出力され、かつ、その逆順の出力信号が繰り返し出力される。 - 特許庁

To reduce a processing delay from image input to image output.例文帳に追加

画像入力から画像出力までの処理遅延を短くすることを課題とする。 - 特許庁

A reverse read pointer RP1 reads out input signals inputted to a delay line 23 in the reverse order of the input order, and delay-outputs it to an adder 21b.例文帳に追加

リバースリードポインタＲＰ１は、ディレイライン２３に入力された入力信号をその入力順序と逆順に読み出して、加算器２１ｂに遅延出力する。 - 特許庁

The data processing circuit processes the input data while the request input propagates through a delay circuit that has substantially the same processing delay as the data processing circuit.例文帳に追加

該データ処理回路は、Ｒｅｑ入力が該データ処理回路と実質的に同じ処理遅延を有する遅延回路を介して伝播する間に、入力データを処理する。 - 特許庁

The dot clock from the clock delay 22 is made into a D input of the D flip-flop 23.例文帳に追加

クロックディレイ２２からのドットクロックをＤフリップフロップ２３のＤ入力とする。 - 特許庁

Input signals S1, S1a are delayed by delay circuits DEL1, DEL2.例文帳に追加

遅延回路ＤＥＬ１，ＤＥＬ２によって入力信号Ｓ１，Ｓ１ａを遅延する。 - 特許庁

The delay monitor 15' sets a delay amount for input signals, based on the input timing of measurement start signals STR and measurement end signals STP in delay measurement mode, and after the delay measurement mode is ended, delays signals CLK outputted form the clock receiver 11 by the delay amount set at the delay measurement mode, and outputs them to the synchronization delay control circuit 12.例文帳に追加

ディレイモニタ１５′は、遅延測定モードのとき、測定開始信号ＳＴＲと測定終了信号ＳＴＰの入力タイミングに基づいて入力信号に対する遅延量が設定され、遅延測定モード終了後は、遅延測定モードの際に設定された遅延量でクロックレシーバ１１から出力される信号ＣＬＫを遅延して上記同期遅延制御回路１２に出力する。 - 特許庁

A delay circuit used to generate the delay pulse of a predetermined width from the input signals A is composed of common delay circuits 41-44 increasing delay amounts as the temperature goes up, and inverse temperature delay circuits 31-34 decreasing delay amounts as the temperature goes down.例文帳に追加

入力信号Ａから所定のパルス幅のディレイパルスを生成するため使用されるディレイ回路を、ディレイ量が温度の上昇に伴い増加する通常ディレイ回路４１〜４４と、ディレイ量が温度の上昇に伴い減少する逆温度特性ディレイ回路３１〜３４と、で構成する。 - 特許庁

When an input signal IN becomes H level; an input signal IN2 delayed by a delay time τD by a delay element 21 is generated, L level of signals A and B is generated, and thereby NMOSs 53 and 54 are turned off simultaneously for a duration of the delay time τD.例文帳に追加

人力信号INがＨになると、遅延素子２１により遅延時間τDだけ遅れた入力信号IN2が生成され、信号A,BのＬが生成され、遅延時間τDの間だけNMOS５３及び５４が同時にオフする。 - 特許庁

A selecting control part 40 compares EDelay with a switching threshold to input the sample value system to a delay detector by switching a switch when a delay quantity is small while to input it to an equalizer 60 when the delay quantity is large.例文帳に追加

選択制御部４０は、 EDelayを切替閾値θと比較し、遅延量が小さい時にはスイッチを切り替えて遅延検波器７０を、遅延量が大きい時には等化器６０にサンプル値系列を入力する。 - 特許庁

An initiator includes: an SIO control section 20 for outputting to a target 2 an ADJUST signal indicating an input delay detection mode of serial data; an input delay detection circuit 53 for detecting an input delay value of serial data output from the target 2; and a delay adjustment circuit 57 for adjusting a latch timing of serial data output from the target 2 on the basis of an input delay value detected by the input delay detection circuit 53.例文帳に追加

イニシエータは、ターゲット２に対してシリアルデータの入力遅延検出モードであることを示すＡＤＪＵＳＴ信号を出力するＳＩＯ制御部２０と、ターゲット２から出力されるシリアルデータの入力遅延値を検出する入力遅延検出回路５３と、入力遅延検出回路５３によって検出された入力遅延値に基づいて、ターゲット２から出力されるシリアルデータのラッチタイミングを調整する遅延調整回路５７とを含む。 - 特許庁

The A/D conversion circuit comprises a pulse delay circuit in which a cascade delay unit of a plurality of stages delay an input pulse in a delay time in response to a signal level of the light receiving signal, and uses a pulse delay type A/D conversion circuit for outputting the number of stages of the delay unit in which the input pulse passes during a measurement time period as A/D conversion data.例文帳に追加

Ａ／Ｄ変換回路としては、受光信号の信号レベルに応じた遅延時間で入力パルスを遅延させる遅延ユニットを複数段縦続接続してなるパルス遅延回路を備え、測定期間の間に入力パルスが通過する遅延ユニットの段数をＡ／Ｄ変換データとして出力するパルス遅延型Ａ／Ｄ変換回路を用いる。 - 特許庁

To reduce processing delay while implementing an automatic Web form input technique of fixed input accuracy on a mobile terminal.例文帳に追加

移動端末において、一定の入力精度の「Ｗｅｂフォーム自動入力技術」を実現しつつ、処理遅延を削減させる。 - 特許庁

DATA STROBE INPUT BUFFER, SEMICONDUCTOR MEMORY DEVICE, DATA INPUT BUFFER, AND METHOD FOR CONTROLLING PROPAGATION DELAY TIME OF SEMICONDUCTOR MEMORY例文帳に追加

データストローブ入力バッファ、半導体メモリ装置、データ入力バッファ、および半導体メモリの伝播遅延時間制御方法 - 特許庁

One part of input data IN1 is connected to an input pattern detecting circuit 3, and a delay time control circuit 4 is connected to the input pattern detecting circuit 3.例文帳に追加

入力データＩＮ１の一部が入力パタン検知回路３に接続され、入力パタン検知回路３に遅延時間制御回路４が接続される。 - 特許庁

The phase adjustment circuit 100 also has phase delay circuits 200 and 210 each having delay element circuits (125-127) as many as the number corresponding to a desired delay amount, and gives the desired delay amount to an input signal.例文帳に追加

また位相調整回路１００は遅延素子回路を所望の遅延量に応じた数（１２５〜１２７）だけ有し、入力信号に前記所望の遅延量を与える位相遅延回路２００、２１０を備える。 - 特許庁

Delay cells to be added during coping with a timing error are divided into cells of an input part, cells of a delay and cells of an output and the sorts of the delay cells and the number of delay cells are controlled to control the timing.例文帳に追加

タイミングエラー対策時に追加するディレイセルを、インプット部セル、ディレイ部セルおよびアウトプット部セルに分割し、前記ディレイ部セルの種類および個数を調整することによりタイミング調整を行うように構成する。 - 特許庁

The same delay quantity as the delay quantity of the input initial circuit and the output circuit is obtained by the output delay circuits 100 and 110, and compounding delay quantity in the DLL circuit is realized.例文帳に追加

出力遅延回路１００，１１０と入力遅延回路１４０によって、入力初段回路と出力回路の遅延量と同じ遅延量が得られ、ＤＬＬ回路での遅延量の合わせ込みが実現される。 - 特許庁

VOICE SIGNAL INPUT DEVICE, HANDSFREE SYSTEM, SPEECH RECOGNITION DEVICE, AND DELAY COMMAND PROGRAM例文帳に追加

音声信号入力装置、ハンズフリーシステム、音声認識装置および遅延指令プログラム - 特許庁

Voice is recognized with a delay sum corresponding to the orienting direction as an input (step 19).例文帳に追加

指向方向に相当する遅延和を入力として音声認識を行う（ステップ１９）。 - 特許庁

To provide a delay line which is provided in a semiconductor device, for delaying an input signal.例文帳に追加

半導体装置に備えられ、入力信号を遅延させる遅延ラインを提供すること。 - 特許庁

The PM test signal is input to the multiplier 16 through the delay adjustment part 12.例文帳に追加

ＰＭテスト信号は、遅延調整部１２を介して乗算器１６に入力される。 - 特許庁

In the inverter 103, an input terminal is connected to the output terminal of the delay circuit 100.例文帳に追加

インバータ１０３は、入力端子が遅延回路１００の出力端子へ接続される。 - 特許庁

In order to give a duty ratio adjustment function to a delay generating circuit DGD composed of multiple stage invertors within the variable delay circuit 2, (two) input NAND gates 20 and 30 of which input is an input signal S and delay outputs G1 and G2 of previous stage, are provided.例文帳に追加

可変遅延回路内の多段のインバータで構成される遅延発生回路ＤＧＤに、デューティ比調整機能を持たせるために、入力信号Ｓと前段の遅延出力Ｇ１，Ｇ２とを入力とする２入力ＮＡＮＤゲート２０，３０を設ける。 - 特許庁

To extend an attack time by decreasing a delay time of an input signal to prevent echo.例文帳に追加

入力信号の遅延時間を短くしてエコーを防止し、アタック時間を長くする。 - 特許庁

The carrier amplifier 1 amplifies an input signal delayed by a delay circuit 3.例文帳に追加

キャリア増幅器１は、遅延回路３によって遅延された入力信号を増幅する。 - 特許庁

To match the delay of a feedback passage accurately to the delay from an external terminal for clock input to an external terminal for clock output.例文帳に追加

フィードバック経路の遅延とクロック入力用外部端子からクロック出力用外部端子までの遅延とを高精度に整合させる。 - 特許庁

Density values measured by the P sensor 210 are input into a delay quantity determination section 108, where a delay quantity used for output is determined.例文帳に追加

Ｐセンサ２１０により測定された濃度値を遅延量決定部１０８に入力し、出力に使う遅延量が決定される。 - 特許庁

Density values measured by the P sensor 210 are input into a delay quantity determination section 105, where a delay quantity used for output is determined.例文帳に追加

Ｐセンサ２１０により測定された濃度値が遅延量決定部１０５に入力され、出力に使う遅延量が決定される。 - 特許庁