「input delay」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A comparison circuit 20 stores the comparison result data between the pulse width time of the pulse of an input signal IS for testing inputted to the delay circuit 10, and the delay time of delay signals PM-PN outputted from taps PM-PN in the delay circuit 10 in a comparison result register 30.例文帳に追加

比較回路２０は、遅延回路１０に入力されたテスト用入力信号ＩＳのパルスのパルス幅時間と、遅延回路１０のタップＰM〜ＰNから出力される遅延信号ＰM〜ＰNの遅延時間との比較結果データを、比較結果レジスタ３０に記憶する。 - 特許庁

Respective delay sections D have the identical configuration, and each delay section includes a delay buffer I for outputting a signal resulting from delaying an input signal by a delay time, corresponding to the control voltage VC and a shaping buffer J for shaping the output of the delay buffer I into a rectangular wave having an amplitude of a power source voltage and outputting the shaped output.例文帳に追加

各遅延部Ｄは互いに同一の構成を有し、入力された信号に対して制御電圧ＶＣに応じた遅延時間だけ遅延した信号を出力する遅延バッファＩと、遅延バッファＩの出力を電源電圧の振幅を有する矩形波に整形して出力する整形バッファＪとを含む。 - 特許庁

Delay control signals S1, S2, S3, S4,... (S2n-1) and S2n are inputted to the respective delay elements, the return point of the signals in the delay circuit is set corresponding to the delay control signals, the propagation path of the signals is controlled, and the delay time of output signals S_OUT to input signals S_IN is controlled.例文帳に追加

各遅延素子に遅延制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４，…，Ｓ２ｎ−１，Ｓ２ｎが入力され、これの遅延制御信号に応じて遅延回路における信号の折り返し地点が設定され、信号の伝搬経路が制御され、入力信号Ｓ_ＩＮに対する出力信号Ｓ_ＯＵＴの遅延時間が制御される。 - 特許庁

During photographing, a synchronizing signal is subjected to delay processing based on the correction data in a delay processing part 24 and an internal delay processing part 23 to eliminate time deviation of the synchronizing signal input to respective photographing control parts 26 and 42.例文帳に追加

撮影時に同期信号は、遅延処理部２４及び内部遅延処理部２３において補正データに基づく遅延処理を受け、各撮影制御部２６、４２に入力される同期信号の時間ずれはなくなる。 - 特許庁

This circuit is equipped with a clock delay adjusting circuit wherein the delay quantity of an output signal is variable relative to an input clock signal, and constituted so that the clock signal delayed by the clock delay adjusting circuit is provided to the SDRAM.例文帳に追加

入力クロック信号に対して出力信号の遅延量が可変であるクロック遅延調整回路を備え、前記クロック遅延調整回路にて遅延されたクロック信号をSDRAMに供給する構成とする。 - 特許庁

A signal composition part 10 of a speech signal input device is able to delay a speech signal inputted from a microphone 200 by an optimum delay quantity by a delay part 13 receiving a command from a control part 30.例文帳に追加

音声信号入力装置の信号合成部１０は、制御部３０からの指令を受けた遅延部１３により、マイク２００から入力される音声信号を最適遅延量だけ遅延させることができる。 - 特許庁

The calculating circuit has a plurality of delay buffers interconnected in series, and calculates the number of delay buffers according to the period of the clock signal when an input clock signal propagates the plurality of delay buffers.例文帳に追加

算出回路は、直列に接続される複数の遅延バッファを備え、入力されるクロック信号が前記複数の遅延バッファを伝搬するときに、前記クロック信号の周期に応じた遅延バッファ数を算出する。 - 特許庁

Two delay chains (KF, KG) having n serially connected unidirectional delay elements, respectively, can control delay of an electric signal between a circuit input part and at least one circuit output part (YG).例文帳に追加

直列接続されたｎ個の単向性遅延素子をそれぞれ有する２つの遅延鎖（ＫＦ，ＫＧ）は、電気信号の遅延を、回路入力部と少なくとも１つの回路出力部（ＹＧ）との間で制御できる。 - 特許庁

Therefore, since delay control in the first variable delay circuit is performed on the basis of phase comparison, error hardly occurs in the delay values, while being hardly affected by the input signal, element parameters and environmental changes.例文帳に追加

従って、第１の可変遅延回路における遅延制御は、位相比較に基づいて行われるため、入力信号、素子パラメータ及び環境変化の影響を受けにくく、遅延値に誤差が極めて生じにくい。 - 特許庁

A delay pulse output part 4 detecting the delay of input/output between a zero cross signal inputted to a control part 3 and a energization-on signal outputted to a switch part 21 and outputting a delay pulse signal is installed.例文帳に追加

制御部３に入力されるゼロクロス信号と、スイッチ部２１に出力される通電オン信号との入出力間の遅れを検知してディレイパルス信号を出力するディレイパルス出力部４を設ける。 - 特許庁

The delay correction circuit 5 delay outputs the input recording data so that a time from the switching timing of the head switch pulse to recording start timing becomes constant based on the information from the delay correction amount decision circuit 4.例文帳に追加

ディレイ補正回路５は、ディレイ補正量決定回路４からの情報に基づきヘッドスイッチパルスの切り替わりタイミングから記録開始タイミングまでの時間が一定となるよう入力記録データを遅延出力する。 - 特許庁

The canceller stores and input signal thereto branched from a received signal for each delay time block and analyzes the frequency of the signal, so as to enhance the tracking performance with respect to a delay wave component having a short delay time.例文帳に追加

受信信号から分岐したキャンセラへの入力信号を遅延時間区分毎に格納及び周波数解析することによって、遅延時間が短い遅延波成分に対する追従性を向上させる。 - 特許庁

At least one digital delay device column outputs a plurality of unit bits, by sequentially delaying an input bit corresponding to the digital input signal, and pre-processor sums an output of the at least one digital delay device column.例文帳に追加

少なくとも一つのデジタル遅延素子列がデジタル入力信号に該当する入力ビットを順に遅延して複数の単位ビットを出力し、前置プロセッサがデジタル遅延素子列の出力を加算する。 - 特許庁

Furthermore, the target 2 includes a data output circuit 202 for outputting serial data for input delay value detection when the signal indicating the input delay detection mode of serial data is received from the SIO control section 20.例文帳に追加

また、ターゲット２は、ＳＩＯ制御部２０からシリアルデータの入力遅延検出モードであることを示す信号を受けたときに、入力遅延値検出用のシリアルデータを出力するデータ出力回路２０２を含む。 - 特許庁

Consequently, variations due to the rise delay and fall delay of the input pulse signal Din in a signal transmission circuit 2 have the same condition at the rise or fall of the input pulse signal Din.例文帳に追加

これにより、信号伝送回路２における入力パルス信号Ｄinの立ち上がりの遅延と立ち下りの遅延による変動を入力パルス信号Ｄinの立ち上がり又は立ち下りで同じ条件にできる。 - 特許庁

The circuit includes a 1st circuit 30 and a 2nd circuit 40 provided with delay elements 31a, 31b delaying input data, delay elements 33a, 33b delaying an input clock signal and a logic circuit section 35.例文帳に追加

入力データを遅延する遅延素子３１ａ、３１ｂと、入力クロック信号を遅延する遅延素子３３ａ、３３ｂと、論理回路部３５とを具えた第１の回路３０および、第２の回路４０を含む。 - 特許庁

To solve the problem that when a plurality of image data are successively input, and subjected to a plurality of pieces of image processing respectively, delay in any image processing causes delay in the subsequent input of the image data.例文帳に追加

複数の画像データが順次入力されて、それぞれが複数の画像処理を受ける場合において、いずれかの画像処理に処理の遅れが生じると、後続の画像データの入力にも遅れが生じてしまう。 - 特許庁

A bias current flowing through an interstage buffer 40, as indicated by numerals 104 and 106, flows in a power-V via a delay line 10, a delay input buffer 24, a cross point switch 14, an input amplifier 20 and a resistor R1.例文帳に追加

符号１０４，１０６で示されるように、段間バッファ４０を流れるバイアス電流が、遅延線１０、遅延入力バッファ２４、クロスポイントスイッチ１４、入力アンプ２０、抵抗Ｒ１を介して電源−Ｖに流れ込む。 - 特許庁

The distances between the reflective machine and an input point and between the reflecting machine and the output point are variable, and, thereby, the selective pass delay compensation of a input light wave signal can be performed.例文帳に追加

反射機と入力点と出力点との間の距離は可変で、それにより入力光波信号の選択的なパス遅延補償が可能となる。 - 特許庁

To provide an anti-reverse input clutch, hardly varying a delay angle in rotation when the rotation of an input side member is transmitted to an output side member.例文帳に追加

入力側部材の回転を出力側部材に伝達するときの回転遅れ角が変化しにくい逆入力防止クラッチを提供することである。 - 特許庁

The RF signal input to a coupler 1 is input to a linear power amplifier 3 through a delay circuit unit 2, and output as an amplified RF signal.例文帳に追加

カプラ１に入力されたＲＦ信号を遅延回路部２を通して線形電力増幅器３に入力し、増幅したＲＦ信号として出力する。 - 特許庁

The 2-field time delay storage field from the storage section 76 is fed to an input of a 2-signal averaging device 74 with an input moving picture 72.例文帳に追加

蓄積部７６からの２フィールド時間遅延蓄積フィールドは、入力動画７２と共に、２信号平均化器７４への入力として供給される。 - 特許庁

To materialize a load balanced switch which suppresses delay on an output stage to a minimum by uniformly distributing cells on an intermediate stage while suppressing delay on an input stage to a minimum.例文帳に追加

入力段での遅延を最低限に抑えつつも、中間段に均一にセルを分散させ、出力段での遅延を最小限に抑えるロードバランス型スイッチを実現する。 - 特許庁

Also, a delay difference given to the transmission data is absorbed by a delay part 19, and then a switching part 20 selects and outputs either one of the input signals.例文帳に追加

また、遅延部１９により送信データに与えられた遅延差が吸収され、そして切替部２０は入力信号のいずれか一方を選択出力する。 - 特許庁

With respect to data inputted from a data input terminal of each of bits, after predetermined data processing is performed, the delay time is adjusted by the delay time adjustment element 121.例文帳に追加

各ビットのデータ入力端子から入力したデータは、所定のデータ処理が行なわれた後、遅延時間調整素子１２１により遅延時間が調整される。 - 特許庁

A controlling variable delay part 34 introduces controlling delay quantity Δtc corresponding to a difference between the detected phase difference and a target phase difference to the input signal to control the phase difference.例文帳に追加

制御用可変遅延部３４は、検出した位相差と目標位相差との差に応じた制御用遅延量Δｔ_c を入力信号に導入し位相差を制御する。 - 特許庁

In this solid-state imaging device, a plurality of switches DDSW1-DDSW8 are connected between pulse output terminals of each of delay units DU1-DU8 and pulse input terminals of the next-stage delay units DU1-DU8 at the next stage, respectively.例文帳に追加

複数のスイッチDDSW1〜DDSW8は、各々の遅延ユニットDU1〜DU8のパルス出力端子と次段の遅延ユニットDU1〜DU8のパルス入力端子との間に、各々接続されている。 - 特許庁

A command input part 13 accepts a delay command to be inputted and the offset width of the lip-sync specified together with the delay command or the like and it supplies them to a control part 14.例文帳に追加

コマンド入力部１３は、入力される遅延コマンド、当該遅延コマンドとともに指定されるリップシンクのオフセット幅等を受け付けて制御部１４に供給する。 - 特許庁

In the constitution of a delay line 22 in the PLL circuit, a complementary clock signal ECK and a complementary clock signal ECK whose phase differences are adjusted are input alternately to a delay stage.例文帳に追加

ＤＬＬ回路における遅延ライン２２の構成において位相差が調整された相補なクロック信号ＥＣＫ，／ＥＣＫを交互に遅延段に入力する。 - 特許庁

An auxiliary signal transmission route 56 outputs a first auxiliary signal TS1 by delaying the first input signal IS1 for the same delay time as the second delay time.例文帳に追加

補助信号伝達経路５６は、第２遅延時間と同一の遅延時間で第１入力信号ＩＳ１を遅延させて第１予備信号ＴＳ１を出力する。 - 特許庁

A unit delay amount such as by 1T hour is set during a calibration period such as 9T segment, for a delay line that delays an input signal (edge pulse).例文帳に追加

入力信号（エッジパルス）を遅延させるディレイラインに対し、例えば９Ｔ区間などの校正期間に、例えば１Ｔ時間分などの単位遅延量を設定する。 - 特許庁

The signal FB is subjected to feedback input to a delay adjustment unit 12, and used for calculation and adjustment of a difference between the signal delay amounts of an amplitude path and a phase path.例文帳に追加

この信号ＦＢは、遅延調整部１２に帰還入力され、振幅経路と位相経路との信号遅延量の差の算出及び調整に利用される。 - 特許庁

Consequently, the input signal waveform of an inter-block wiring network can be defined and a delay calculation algorithm of high order can be applied to the delay calculation of inter-block wiring.例文帳に追加

これにより、ブロック間配線ネットワークの入力信号波形が定義可能となり、高次の遅延計算アルゴリズムを機能ブロック間配線の遅延計算に適用できる。 - 特許庁

A plurality of delay paths 20-1-20-n to which a node N1 is connected in common via an input terminal IN have delay characteristics in response to number of inverters 21.例文帳に追加

入力端子ＩＮにノードＮ１が共通に接続された複数の遅延パス２０−１〜２０−ｎは、インバータ２１の数に応じた遅延特性を持っている。 - 特許庁

To provide an input pattern generating method for delay characteristic analysis of semiconductor circuits which enables speedup of maximum delay characteristic analysis of semiconductor circuits.例文帳に追加

半導体回路の最大遅延特性解析の高速化を図ることができるようにした半導体回路の遅延特性解析のための入力パターン生成方法を提供する。 - 特許庁

Further, it takes in the output signal of the data input circuit by using a latch circuit corresponding to the change timing of the delay signal of the third pulse formed in the delay circuit.例文帳に追加

ラッチ回路により、遅延回路で形成された第３パルスの遅延信号の変化タイミングに対応してデータ入力回路の出力信号をそれぞれ取り込む。 - 特許庁

The reference clock signal P input in a delay circuit 33 is reset to an off-state in synchronization with the rise of the next signal G1 after executing delay processing.例文帳に追加

一方、遅延回路３３に入力された基準クロック信号Ｐは、そこで遅延処理された後に、次の信号Ｇ１の立ち上がりに同期してオフ状態にリセットされる。 - 特許庁

An output signal from the first delay circuit 1 and an output signal from the second delay circuit 2 are inputted to separate input terminals of a flip-flop 3.例文帳に追加

そして、第一の遅延回路１からの出力信号および第二の遅延回路２からの出力信号を、フリップフロップ３の別個の入力端子へと入力させる。 - 特許庁

To provide a delay correction system and its method which correct a delay between signals input to each of two controllers connected by an external bus with each other.例文帳に追加

外部バスで接続された二つの制御装置のそれぞれに入力される信号間の遅延を補正する遅延補正システム及び遅延補正方法を提供すること。 - 特許庁

Conversion memory 4 outputs variable delay setting data E to be inputted to variable delay circuits in oscillation circuits 5A and 5B with the timing data D as an input address.例文帳に追加

変換メモリ４は、タイミングデータＤを入力アドレスとし、発振回路５Ａ，５Ｂ内の可変遅延回路に入力される可変遅延設定データＥを出力する。 - 特許庁

When an output of a NAND gate 11 goes to the 'Lo' after a delay time of a delay buffer 13 after the input selection signal goes to the 'Hi', the tri-state inverter 3 is enabled.例文帳に追加

トライステートインバータ３は、入力選択信号が“Ｈｉ”へ移行後の、遅延バッファ１３の遅延時間後に、ＮＡＮＤゲート１１出力が“Ｌｏ”へ移行してイネーブルになる。 - 特許庁

The N pieces of delay circuits DL11-DL13 are serially connected so that a first delay part for delaying the tail edge of an input pulse in a prescribed time, and for outputting it can be constituted.例文帳に追加

Ｎ個の遅延回路ＤＬ１１〜ＤＬ１３は、縦列接続されて、入力パルスの後縁を所定時間遅延して出力する第１の遅延部を構成する。 - 特許庁

In this case, necessary reception delay is given to the ultrasonic receiving signals according to the number of stages of transmission of the CCD delay elements 53a-53e selected by the input gates CG1-CG5.例文帳に追加

この場合、入力ゲートＣＧ１〜ＣＧ５により選択されたＣＣＤ遅延素子５３ａ〜５３ｅの転送段数に応じて必要な受信遅延が付与される。 - 特許庁

To provide a variable delay line in which fluctuation of input impedance and output impedance is suppressed and which has a wide passband and delay time of small deviation.例文帳に追加

入力インピーダンス及び出力インピーダンスの変動を抑制できるとともに、広い通過帯域と偏差の小さい遅延時間とを有する可変遅延線を提供する。 - 特許庁

A luminance correlation detection circuit 22 calculates an interpolation coefficient α on the basis of a luminance signal from a luminance signal input terminal 16, a delay circuit 18 and a delay circuit 20.例文帳に追加

輝度信号入力端子１６、遅延回路１８及び遅延回路２０からの輝度信号に基づいて輝度相関検出回路２２で補間係数αを算定する。 - 特許庁