「insulator interface」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor transistor that has both superior interface properties between a GaN-based semiconductor and a gate insulator and superior film quality of the gate insulator.例文帳に追加

ＧａＮ系半導体／ゲート絶縁膜の界面特性、及び、ゲート絶縁膜の膜質が共に良好である半導体トランジスタを提供する。 - 特許庁

This method promotes the adsorption of the tantalum-based layer to the insulator by reducing the halogen content at the tantalum/insulator interface.例文帳に追加

この方法は、タンタル／絶縁体の界面でのハロゲン含有量を還元することによって、絶縁体へのタンタルを基礎とする層の吸着を促進するものである。 - 特許庁

An image sensor pixel exists inside an opening of an insulator so as to have an air interface partially and includes cascade connected optical waveguides 130 and 116 extending to above the insulator.例文帳に追加

前記画素は、一部が空気界面を有するように、前記絶縁体の開口内にあるとともに前記絶縁体の上に延びている縦列接続式光導波路１３０，１１６を含む。 - 特許庁

To provide a semiconductor-on-insulator wafer capable of effectively preventing degradation of a semiconductor/insulator interface, especially degradation in electrical quality of the interface, by providing a diffusion barrier layer, especially an oxygen diffusion barrier layer, on one main surface of a source substrate.例文帳に追加

拡散バリア層、特に酸素拡散バリア層をソース基板の１つの主面上に設けることにより、半導体／絶縁体界面の劣化、特に界面の電気的品質の劣化を有利に防止する半導体オンインシュレータウエハを提供する。 - 特許庁

To improve quality of an interface between a high dielectric gate insulating film and silicon substrate, thereby improving characteristics of MISFET (Metal Insulator Semiconductor Field Effect Transistor).例文帳に追加

高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。 - 特許庁

A member obtained by forming an electrical insulator layer on an interface between a metal base material and a lithium film may be used as the base material.例文帳に追加

金属基材とリチウム金属膜の界面に電気的絶縁体層を設けたものを基材として使用してもよい。 - 特許庁

A gate insulator is provided at an interface part between an active region and the gate groove part, and also, at an interface part between the active region and each plate-like part.例文帳に追加

ゲート絶縁体は、能動領域と上記ゲート用溝部との間の界面部、および、上記能動領域と上記の各プレート状部との間の界面部において設けられる。 - 特許庁

The thin silicon layer serves to significantly reduce the accumulation of halogen atoms at the interface between the tantalum-based layer and an insulator.例文帳に追加

薄いシリコンの層は、タンタルを基礎とする層及び絶縁体の界面のハロゲン原子の蓄積を著しく還元することに役立つ。 - 特許庁

To provide a fine particle containing body having a uniform fine-particle density along the interface 50a with the outside in an insulator 50.例文帳に追加

絶縁体５０中に外部との界面５０ａに沿って均一な微粒子密度を有する微粒子含有体を提供すること。 - 特許庁

The body contains at least two fine particles 60, which are disposed separately from each other near the interface 41 with the substrate 40 in the insulator 50.例文帳に追加

絶縁体５０中で基板４０との界面４１近傍に互いに離間して配置された少なくとも２つの微粒子６０を含む。 - 特許庁

A coating unit is formed by elements of a coating core body 1a, an insulator 2a, a coating shell 3a of a connector to supply electricity or control interface.例文帳に追加

通電コネクターまたは制御インタフェースの被覆芯体１ａ、絶縁物２ａ、被覆殻体３ａなど要素から被覆ユニットを形成する。 - 特許庁

The fine particle containing body contains at least two fine particles 60 disposed separately from each other along the interface 50a with the outside in the insulator 50.例文帳に追加

絶縁体５０中に、外部との界面５０ａに沿って互いに離間して配置された少なくとも２つの微粒子６０，６０を含む。 - 特許庁

There is no interface formed between an insulator (for example, SiO_x, SiN, or SiON) formed of a material different from a gallium nitride-based material and the group III nitride semiconductor.例文帳に追加

窒化ガリウム系材料とは異なる材料から成る絶縁物（例えばＳｉＯ_Ｘ、ＳｉＮ、ＳｉＯＮ）とIII族窒化物半導体との界面が形成されない。 - 特許庁

To readily and in approximation compute interface state density on the interface of an SOI(silicon-on-insulator) thin-film and an insulating layer, in an SOI substrate, even when impurity concentration in the SOI thin-film cannot be obtained accurately.例文帳に追加

ＳＯＩ薄膜中の不純物濃度が正確に求められない場合にも、ＳＯＩ基板のＳＯＩ薄膜と絶縁層との界面における界面準位密度を簡便にかつ近似的に算出する。 - 特許庁

To solve the problem that it is impossible to manually insert a simplified (low cost) rubber stress corn, which applies pressure to an interface of a cable insulator by contraction force of the rubber stress corn, into a cable and an insulator in forming a CV cable terminal connecting part.例文帳に追加

ＣＶケーブルの終端接続部形成において、ゴムストレスコーン自体の収縮力でケーブル絶縁体との界面に圧力を加える簡易型（コストダウン）構造のゴムストレスコーンをケーブルと絶縁体に挿入するに人力では不可能である。 - 特許庁

The holder 6 having the surface pressure sensor 4 and the lead wire 5 built therein is fitted into a recess 1a formed at a part of the outer peripheral face of the cable insulator 1, and the rubber block 2 is covered thereon, and then a surface pressure of the interface 3 between the cable insulator 1 and the rubber block 2 is measured.例文帳に追加

面圧センサ４及びリード線５が組み込まれたホルダ６をケーブル絶縁体１の外周面の一部に形成された窪み１ａに嵌め込み、ゴムブロック２を被せて、ケーブル絶縁体１とゴムブロック２の界面３の面圧を測定する。 - 特許庁

To provide a method for manually inserting, into the cable and insulator, a rubber stress cone of the simplified (cost reduction) structure for giving pressure to the interface between the cable and insulator with a contraction force of the rubber stress cone thereof at the time of forming termination connection part of the CV cable.例文帳に追加

ＣＶケーブルの終端接続部形成において、ゴムストレスコーン自体の収縮力でケーブル絶縁体との界面に圧力を加える簡易型（コストダウン）構造のゴムストレスコーンをケーブルと絶縁体に挿入するに人力では不可能である。 - 特許庁

This forms a shield in combination with the suitable insulator 2a, and makes the coating shell body 3a together with metals or other electromagnetic materials of the connector or the control interface itself.例文帳に追加

適当な絶縁物２ａとあわせてシールドを形成し、コネクターまたは制御インターフェース自身の金属あるいはほかの電磁波材料と、被覆殻体３ａを作成する。 - 特許庁

An expression giving a magnitude of difference in Fermi energy between on a semiconductor-electrode interface and on a semiconductor-insulator interface is used and only a cover coat is selectively changed while a TFT material is not changed, thereby achieving n-type and p-type TFTs.例文帳に追加

半導体−電極界面、および、半導体−絶縁体界面におけるフェルミエネルギーの差の大きさを与える数式を用いて、ＴＦＴ材料を変えずに上薬だけを選択的に変化してｎ型とｐ型のＴＦＴを実現する。 - 特許庁

To provide a method of measuring a surface pressure in which a case of going into a measurement incapable condition hardly occurs in a case where measuring of the surface pressure of an interface between a cable insulator and a rubber block is performed for a long time period.例文帳に追加

ケーブル絶縁体とゴムブロックの界面の面圧測定を長時間にわたって行う際に、測定不能に陥るケースの少ない面圧測定方法を提供する。 - 特許庁

To provide a technique to process a high-quality organic field effect device by improving an interface of an organic semiconductor and a gate insulator by the choice of materials and preparation conditions.例文帳に追加

有機半導体とゲート絶縁体の界面を、材料および製造条件の選択によって改善し、高品質の有機電界効果デバイスを加工する技術を提供する。 - 特許庁

Only surface modifications of an electrode and an insulating film are selectively changed, without changing TFT materials, by using a mathematical expression values of differences in Fermi energy on a semiconductor-electrode interface and a semiconductor-gate insulator interface to actualize n-type and p-type TFTs.例文帳に追加

半導体−電極界面、および、半導体−ゲート絶縁体界面におけるフェルミエネルギーの差の大きさを与える数式を用いて、ＴＦＴ材料を変えずに電極および絶縁膜の表面修飾だけを選択的に変化してｎ型とｐ型のＴＦＴを実現する。 - 特許庁

The insulator interface layer is formed by sputtering using a metal target to form a metal film, and then oxidizing the metal film under an oxidizing atmosphere such as oxygen radicals or oxygen plasma.例文帳に追加

絶縁体界面層は、金属ターゲットを用いてスパッタリングすることによって金属膜を形成した後、酸素ラジカルや酸素プラズマ等の酸化性雰囲気中で金属膜を酸化することによって形成する。 - 特許庁

To provide a semiconductor element having an optimized device structure which includes at lease one interface between a semiconductor and an insulator or a grain boundary made between semiconductor crystal grains.例文帳に追加

半導体と絶縁体との界面又は半導体結晶粒間の粒界を少なくともひとつ含む半導体素子において、最適化されたデバイス構造を有する素子の提供を可能とする。 - 特許庁

To suppress the deterioration of a GeO_2 layer even when GeO_2 is used as a gate insulator interface material thereby improving the reliability of an element and the yield in the processes.例文帳に追加

ゲート絶縁膜界面材料としてＧｅＯ_2 を用いた場合においてもＧｅＯ_2 層の劣化を抑制することができ、素子の信頼性向上をはかると共に、プロセスの歩留まり向上をはかる。 - 特許庁

To reduce variation in the in-plane distribution of an organic matter on the bonding interface in the method of manufacturing a bonding semiconductor-on-insulator (SOI) wafer where a gettering site is formed by making a wafer to be bonded adsorb the organic matter.例文帳に追加

貼り合わせ前のウェーハに有機物を吸着させてゲッタリングサイトを形成する貼り合わせＳＯＩウェーハの製造方法において、貼り合わせ界面における有機物の面内分布にばらつきを低減する。 - 特許庁

Each of the memory cell and the redundant memory cell has a memory element disposed in an area in which a bit and a word line intersect each other via an insulator, and the inspection circuit has a plurality of flip-flop circuits and an interface circuit.例文帳に追加

メモリセルと冗長メモリセルの各々は、ビット線とワード線が絶縁体を介して交差する領域に設けられた記憶素子を有し、検査回路は複数のフリップフロップ回路とインターフェース回路を有する。 - 特許庁

Ion implantation IP1 of fluorine element 4 is performed, and the fluorine element 4 is introduced into interface between the insulator 2 and the single crystal semiconductor layer 3, and into a surface and a side surface of the single crystal semiconductor layer 3.例文帳に追加

フッ素元素４のイオン注入ＩＰ１を行うことにより、絶縁層２と単結晶半導体層３との界面ならびに単結晶半導体層３の表面および側面にフッ素元素４を導入する。 - 特許庁

The first gate electrode 115a has a first metal electrode 107a formed on the first gate insulator film 106a, a first interface layer 110a formed on the first metal electrode 107a and a first silicon electrode 111a formed on the first interface layer 110a.例文帳に追加

第１のゲート電極１１５ａは、第１のゲート絶縁膜１０６ａの上に形成された第１の金属電極１０７ａと、該第１の金属電極１０７ａの上に形成された第１の界面層１１０ａと、該第１の界面層１１０ａの上に形成された第１のシリコン電極１１１ａとを有している。 - 特許庁

An interface layer which has both functions of an adhesive layer and a high resistance layer (thermal resistance layer) and comprises extremely thin insulator or a semiconductor is inserted between a chalcogenide material layer and an interlayer insulating film, and between the chalcogenide material layer and a plug.例文帳に追加

接着層と高抵抗層（熱抵抗層）の機能を兼ね備えた、極薄の絶縁体または半導体からなる界面層をカルコゲナイド材料層／層間絶縁膜間、及びカルコゲナイド材料層／プラグ間に挿入する。 - 特許庁

The P-type semiconductor region 106 and the portion of the N-type semiconductor region 101 overlapping the transfer gate electrode 103 are disposed adjacent to each other in the direction parallel to the interface between the semiconductor substrate and the insulator.例文帳に追加

Ｐ型半導体領域１０６と、Ｎ型半導体領域１０１の転送ゲート電極１０３と重なった部分とは、半導体基板と絶縁体との界面に平行な方向において互いに隣接して配される。 - 特許庁

Since the fluorine-based interface active agent or a further added binder is formed into an insulator when a medium is removed, the conductive composition 3 is obtained by removing the medium from the conductive composition precursor.例文帳に追加

媒体を除去したときにフッ素系界面活性剤が、あるいはさらに添加したバインダ−が絶縁物となるために、前記導電性組成物前駆体から媒体を除去すれば、高い耐電圧を有する導電性組成物３が得られる。 - 特許庁

When an oxide insulator is formed as a protective film on an oxide semiconductor layer, a film is formed in an atmosphere containing an oxidizing gas, and the carrier density around an interface of the oxide semiconductor is made lower than that of an insulation layer side.例文帳に追加

酸化物半導体層上に保護膜として酸化物絶縁体を形成する際に、酸化性ガスが含まれる雰囲気で成膜し、酸化物半導体の界面付近のキャリア密度を絶縁層側のキャリア密度より小さくする。 - 特許庁

To carry noble metal nanoparticles on the surface of carrier particles being an insulator uniformly so that the three-phase interface among an exhaust gas, each noble metal nanoparticle and a carrier, where is a site functioning as an exhaust gas purifying catalyst, is efficiently formed.例文帳に追加

絶縁体である担体粒子の表面に均等に、かつ排ガスの浄化触媒として機能する場所である排ガスと貴金属ナノ粒子と担体との三相界面が効率よく形成されるように貴金属ナノ粒子を担持させること。 - 特許庁

To provide an element having an optimized device structure in a polycrystalline thin film transistor whose trapping phenomenon of carriers in an interface between a semiconductor and an insulator or in a grain boundary in a polycrystalline semiconductor plays an important part in designing a device.例文帳に追加

半導体と絶縁体の界面又は多結晶半導体中の粒界におけるキャリアの捕獲現象がデバイス設計上重要な多結晶薄膜トランジスタにおいて、最適化されたデバイス構造を有する素子の提供を可能とする。 - 特許庁

The charge storage region is provided so as to contact the interface between the substrate and the insulator film (21), and includes a first conductive type (P-type) region (17) formed of a first conductive type (P-type) semiconductor and second conductive type (N-type) regions (11 and 12) provided under the first conductive type (P-type) region.例文帳に追加

そして、電荷蓄積領域は、基板と絶縁膜（２１）との界面に接するように設けられ、第１導電型（Ｐ型）半導体で形成された第１導電型（Ｐ型）領域（１７）と、その下に設けられ第２導電型（Ｎ型）領域（１１、１２）とを含むものである。 - 特許庁

Since an insulator 1, i.e. the base material of a substrate exposed to a part where the circuit pattern is not formed, and the translucent resin 9 form an adhesion interface, adhesion strength is enhanced and interfacial exfoliation of the circuit patterns 2a, 5a and a conductive adhesive 6 can be suppressed.例文帳に追加

すると、回路パターンが形成されない部分に露出した基板の母材である絶縁体１と透光性樹脂９とが密着界面を形成することによって密着強度が高まり、回路パターン２ａ、５ａと導電性接着剤６との界面剥離を抑制できる。 - 特許庁

In a gate insulator capacitor made of MIS structure, a low permittivity layer inhibition layer 2 is interposed between the insulating film 3 made of a material having high permittivity of CeO_2 and a semiconductor substrate 1 to inhibit the generation of a low-permittivity layer such as an SiO_2 at the interface between the insulating film 3 and semiconductor substrate 1, and to inhibit reduction in capacity.例文帳に追加

ＭＩＳ構造からなるゲート絶縁体キャパシタにおいて、ＣｅＯ_2の高い比誘電率の材料からなる絶縁膜３と半導体基板１との間に低誘電率層抑制層２を介在させて、絶縁膜３と半導体基板１との界面にＳｉＯ_2等の低誘電率層が発生することを抑制し、容量低下を抑える。 - 特許庁