「inverting input」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The intervention circuit 4 whose non-inverting input terminal inputs a signal output from the amplifier circuit 2, and includes operational amplifiers 41, 42 which output signals to the complimentary circuit 3.例文帳に追加

介在回路４は、増幅回路２から出力される信号が非反転入力端子に入力され、コンプリメンタリ回路３に対して信号を出力するオペアンプ４１，４２を備える。 - 特許庁

The negative input log amplifier characteristically has one operational amplifier, a positive input log amplifier composed of the first and second NPN transistors, and a current-inverting circuit provided between the output current of the NPN transistor and an input end for feeding back the current to invert the current that flows in the first NPN transistor of the positive input log amplifier directly.例文帳に追加

１つのオペアンプと、第１及び第２ＮＰＮトランジスタで構成した正入力ログアンプと、前記正入力ログアンプの第１ＮＰＮトランジスタに流れる電流を直接反転するために該第ＮＰＮトランジスタの出力電流とその電流を帰還する入力端との間に電流反転回路とを備えることを特徴とする。 - 特許庁

According to an embodiment of the present invention, a CPU 11 generates an input value adjustment table based on the difference between output L^*a^*b^* values with respect to an input CMYK value specified from a standard profile and a first LUT, and generates an output value adjustment table obtained by inverting input and output values of the input value adjustment table.例文帳に追加

本発明の実施の形態によれば、ＣＰＵ１１は、標準プロファイルと、第１のＬＵＴとから特定される入力ＣＭＹＫ値に対する出力Ｌ^＊ａ^＊ｂ^＊値の差分に基づいて入力値調整テーブルを生成するとともに、入力値調整テーブルの入出力値を反転させた出力値調整テーブルを生成する。 - 特許庁

An input signal Vin is intermittently supplied to an inverted input terminal of an operational amplifier 20 by the on/off-operation of a first switch 31 and the gain of the variable gain inverting amplifier circuit is controlled by a ratio of an on-period in the intermittent supply.例文帳に追加

演算増幅器２０の反転入力端子への入力信号Ｖｉｎの供給を第１のスイッチ３１のオン・オフ動作によって断続し、該断続におけるオン期間の比率によって可変利得反転増幅回路としての利得を制御する。 - 特許庁

An address signal switching circuit 4, capable of making a choice between an input address signal and an inverted address signal generated by inverting the input address signal according to an address select signal (one of two programs), is provided between a CPU 2 and the ROM 3.例文帳に追加

ＣＰＵ２とＲＯＭ３間に、アドレス選択信号（二つのプログラムがいずれであるか）に応じて、入力アドレス信号と、その入力アドレス信号を反転させた反転アドレス信号とを選択可能なアドレス信号切替回路４を設ける。 - 特許庁

A noninverting input terminal of the comparator 25 is connected to a connection node of the current source 21 and the capacitor 22, the reference voltage Vref is applied to an inverting input terminal of the comparator 25, and an output signal of the comparator 25 is supplied to the switching element.例文帳に追加

比較器２５の非反転入力端子は電流源２１とキャパシタ２２の接続ノードが接続され、比較器２５の反転入力端子には基準電圧Ｖrefが印加され、比較器２５の出力信号がスイッチング素子に供給される。 - 特許庁

Since the C1 is charged or discharged while the input signal potential of OP2 is held, when the potential change direction of the input signal is inverted, the signal of the inverting point becomes a held potential and a following waveform is inputted to the OP2.例文帳に追加

ＯＰ２の入力信号電位が保持されている時、Ｃ１は充電又は放電されるので入力信号の電位変化方向が反転すると、その反転点の信号が保持電位となって、それに続く波形信号がＯＰ２に入力される。 - 特許庁

The variable gain amplifier includes: a transistor (third transistor) Q21 which has a base terminal connected to an inverting input terminal IC, a collector terminal connected to an inverting output terminal OC, and an emitter terminal opened; and a transistor (fourth transistor) Q22 which has a base terminal connected to a noninverting input terminal IT, a collector terminal connected to a noninverting output terminal, and an emitter terminal opened.例文帳に追加

ベース端子が反転入力端子ＩＣに接続され、コレクタ端子が反転出力端子ＯＣに接続され、エミッタ端子が開放されているトランジスタ（第３のトランジスタ）Ｑ２１と、ベース端子が非反転入力端子ＩＴに接続され、コレクタ端子が非反転出力端子に接続され、エミッタ端子が開放されているトランジスタ（第４のトランジスタ）Ｑ２２とを設ける。 - 特許庁

A clock selecting circuit 101 selects and executes one of output operations for outputting clock pulses of the input clock signal as they are without inverting them, for inverting and outputting the clock pulses, and for masking and not outputting the clock pulses based upon the control signals 102 and 103, thereby outputting the output clock signal.例文帳に追加

クロック選択回路１０１により、制御信号１０２，１０３に基づいて、入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかの出力動作を選択して実行することにより、出力クロック信号を生成する。 - 特許庁

When the frame processing part 11 does not detect a frame after outputting a lock signal from the lock detecting part 7, the optical reception device 100 performs a signal inverting process for inverting and recognizing the logic of a signal to be input to the frame processing part 11, or performs an initial value changing process for changing a bias initial value.例文帳に追加

ロック検出部７からのロック信号出力後において、フレーム処理部１１がフレームを検出しなかったとき、光受信装置１００は、フレーム処理部１１に入力される信号の論理を反転して認識する信号反転処理、または、バイアス初期値を変更する初期値変更処理を実施する。 - 特許庁

To provide a novel driving method in which source line inverting drive or dot inverting drive is performed in a case in which a plurality of source lines are driven by one D/A converter circuit in a source signal line driving circuit of an active matrix image display device that corresponds to digital video signal input.例文帳に追加

デジタル映像信号入力に対応するアクティブマトリクス型画像表示装置のソース信号線駆動回路において、１つのＤ／Ａ変換回路で複数のソース線を駆動する場合に、ソースライン反転駆動方法やドット反転駆動方法を行なう新たな駆動方法を提供することを目的とする。 - 特許庁

To obtain a variable gain inverting amplifier circuit capable of performing suitable gain control even in a low gain area by suppressing the influence of parasitic capacitance around an input resistor and maintaining the linearity of a gain of the variable gain inverting amplifier circuit with respect to a set value of a gain by a gain control signal.例文帳に追加

入力抵抗周りの寄生容量による影響を抑制し、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得の線形性を維持して、利得が低い領域においても適切な利得制御を行うことが可能な可変利得反転増幅回路を実現する。 - 特許庁

When detecting the pattern, a first photographic video image A resulting from superimposing the test pattern on an input video image, a second photographic video image B resulting from inverting black and white luminance levels of only the test pattern in the video image A and a third photographic video image B' resulting from inverting black and white luminance levels of the video image B are stored in a storage part.例文帳に追加

そのパターンの検出にあたっては、入力映像にテストパターンを重畳した第1の撮影映像Ａと、その映像Ａにおいてテストパターンのみの輝度レベルを白黒反転させた第２の撮影映像Ｂと、この映像Ｂの輝度レベルを白黒反転させた第３の撮影映像Ｂ´とを記憶部に記憶させる。 - 特許庁

To provide a variable gain inverting amplifier circuit capable of proper gain control at a low gain region, by suppressing influences due to parasitic capacitance around an input resistor to maintain gain linearity of the variable gain inverting amplifier circuit for a gain setting value according to a gain control signal.例文帳に追加

入力抵抗周りの寄生容量による影響を抑制し、利得制御信号による利得の設定値に対する可変利得反転増幅回路の利得の線形性を維持して、利得が低い領域においても適切な利得制御を行うことが可能な可変利得反転増幅回路を実現する。 - 特許庁

In the semiconductor device, by setting of an inverting means implementing logical inverting of the standby level of a logical circuit according to input signal, using test mode signal the signal level supplied to a peripheral circuit can be altered between "L" and "H" without change of logic level output from a producing section of the standby signal.例文帳に追加

半導体装置では、論理回路のスタンバイレベルを入力信号に応じて論理反転させる反転手段を設る事により、スタンバイ信号の生成部が出力する論理レベルを変化させることなく、テストモード信号を用いて周辺回路に供給される信号レベルを“Ｌ”と“Ｈ”との間で変更することができる。 - 特許庁

The second switch SW_2 is connected between a reference potential input terminal to which reference potential Vref is input and a terminal of the capacitor element C on the inverting input terminal side of the amplifier circuit 20, and performs opening/closing operation according to a level of a second reset signal Reset2 to apply the reference potential Vref to the terminal of the capacitor element C.例文帳に追加

第２スイッチＳＷ_２は、基準電位Ｖrefが入力される基準電位入力端子と増幅回路２０の反転入力端子側の容量素子Ｃの端子との間に設けられ、第２リセット信号Reset２のレベルに応じて開閉動作し、容量素子の端子に基準電位Ｖrefを印加することができる。 - 特許庁

A noninverting input terminal (+) of a differential amplifier 35 is connected to an input terminal 30 and a common power supply terminal 36 via a resistor 32, an inverting input terminal (-) is connected to the common power supply terminal 36 via a resistor 33 and a source terminal 34a of an N type MOSFET 34.例文帳に追加

差動アンプ３５の非反転入力端（＋）を、入力端子３０に接続すると共に、抵抗器３２を介して共通電源端子３６に接続し、反転入力端（−）を、抵抗器３３を介して共通電源端子３６に接続すると共に、Ｎ型ＭＯＳＦＥＴ３４のソース端３４ｓに接続する。 - 特許庁

An adjusting resistor Rs is connected between the inverting input terminal and the reference potential; and when a resistance value of the input resistor R1 is changed, the resistance value is controlled so as to maintain a fixed value with respect to the change in the composite resistance value of the parallel connection of the adjusting resistor Rs and the input resistor R1.例文帳に追加

調整抵抗Ｒｓは、当該反転入力端子と基準電位との間に接続されており、入力抵抗Ｒ１の抵抗値を変化させたときに、入力抵抗Ｒ１との並列接続における合成抵抗値が該変化に対して一定の値を維持するように抵抗値が制御される。 - 特許庁

Through the configuration above, the second negative feedback circuit unit is provided with two, i.e. first and second, feedback operational amplifiers, and it is preferred that a prescribed input signal is given to a noninverting input terminal of the first feedback operational amplifier, and the output terminal of the low pass filter is connected to the inverting input terminal.例文帳に追加

この構成において、前記第２の負帰還回路部には、第１および第２の２つの帰還用演算増幅器を設け、この第１の帰還用演算増幅器の非反転入力端子には所定の入力信号を接続して、反転入力端子には、前記ローパスフィルタの出力端子を接続することも好ましい。 - 特許庁

A multi-channel mixing and volume adjustment circuit 10 sends an output signal S10 obtained by inverting and adding a signal obtained by multiplying an input signal Si1 by R16/R12 and a signal obtained by multiplying an input signal Si2 by R16/R13 to a volume attenuation circuit 20.例文帳に追加

多チャンネルミキシング及びボリューム調整回路１０は、入力信号Ｓｉ１をＲ１６／Ｒ１２倍した信号と、入力信号Ｓｉ２をＲ１６／Ｒ１３倍信号とを反転加算してなる出力信号Ｓ１０を、ボリューム減衰回路２０する。 - 特許庁

The use of a pn junction formula on the pnp transistors Q1, Q2 yields, as an inverse proportion relation, characteristics between an input voltage VIN to the non-inverting input terminal of an operational amplifier OPAamp and the collector current Ib of the pnp transistor Q2.例文帳に追加

ｐｎｐトランジスタＱ１，Ｑ２に関するｐｎジャンクションの式を利用して、演算増幅器ＯＰＡｍｐの非反転入力端子への入力電圧ＶＩＮとｐｎｐトランジスタＱ２のコレクタ電流Ｉｂとの間の特性を反比例関係とすることができる。 - 特許庁

In a PLL operation mode, a signal that is obtained by inverting a signal from the central part of the variable delay circuit 110 by an inverter 2202 is fed to the input of the variable delay circuit 110, thus a ring oscillator, is constituted.例文帳に追加

ＰＬＬ動作モードでは、可変遅延回路１１０の中央部からの信号をインバータ２２０２で反転した信号が可変遅延回路１１０の入力に与えられ、リングオシレータが構成される。 - 特許庁

The photodetector 12 is connected via a switch 16 between an inverting input terminal of an operational amplifier 11 and GND, and is also connected via a switch 18 to a voltage source Vcc.例文帳に追加

一方の受光素子１２は、スイッチ１６を介して、オペアンプ１１の反転入力端子とＧＮＤとの間に接続されると共に、スイッチ１８を介して電圧源Ｖｃｃに接続されている。 - 特許庁

A second bit is calculated according to a comparison result obtained by comparing an output signal calculated on the basis of a value obtained by inverting the two-dimensional input signal and polarities of a sine and a cosine with the reference value.例文帳に追加

２次元入力信号及び正弦及び余弦の極性を反転させた値に基づいて算出した出力信号を基準値と比較して得た比較結果に従って第２のビットを算出する。 - 特許庁

The resistance of the resistors T1-T8 being components of the variable resistance circuit VT sequentially increases from a terminal N3 and the resistance of the resistor T8 connected to the inverting input terminal is highest.例文帳に追加

可変抵抗回路ＶＴは、端子Ｎ３側から抵抗Ｔ１〜Ｔ８の抵抗値が順次大きくなり、反転入力端子に接続される抵抗Ｔ８の抵抗値が最も大きくなっている。 - 特許庁

A switch SW2 switches a voltage to be applied to an inverting input terminal of the operational amplifier OP1 between an output voltage of the MOS transistor M1 and the output voltage of the variable voltage circuit 1.例文帳に追加

スイッチＳＷ２は、オペアンプＯＰ１の反転入力端子に印加する電圧を、ＭＯＳトランジスタＭ１の出力電圧とするか、可変電圧回路１の出力電圧とするかを切り換える。 - 特許庁

The transistor 183 has a base grounded, an emitter connected to an output terminal of the operational amplifier 181 via the transistor 184 and the resistance 186, and a collector connected to an inverting input terminal of the operational amplifier 181.例文帳に追加

トランジスタ１８３のベースは接地され、エミッタはトランジスタ１８４及び抵抗１８６を介してオペアンプ１８１の出力端子に接続され、コレクタはオペアンプ１８１の反転入力端子に接続される。 - 特許庁

In a serial-parallel converter 130, two latch circuits 134, 136 latch input serial data by two latch operations, by using an inverted serial clock resulting from inverting a serial clock SCLK at an inverter circuit 144.例文帳に追加

シリアルパラレル変換器１３０において、シリアル用クロックをインバータ回路１４４で反転した反転シリアル用クロックにより、入力シリアルデータを２つのラッチ回路１３４、１３６に２回のラッチ動作でラッチする。 - 特許庁

A first AND gate 7 ANDs the input data signal and the inverting output, and a second AND gate 8 ANDs the noninverting output and the output f of the delay circuit 10.例文帳に追加

第１のＡＮＤゲート７は入力データ信号と逆相出力との論理積演算を行い、第２のＡＮＤゲート８は正相出力と遅延回路１０の出力ｆとの論理積演算を行う。 - 特許庁

To the inverting input terminal 10 of the second amplifier 8, the ground potential is connected via a pulldown resistor 11 and an externally controlled power supply 12 which can be adjusted to a predetermined voltage level is also connected.例文帳に追加

第２オペアンプ８の反転入力端子１０はプルダウン抵抗１１を介してグランド電位が接続されると共に、所定の電圧レベルに調整可能な外部制御電源１２を接続する。 - 特許庁

Transmission lines T1 and T2 make connections from a branch point A to non-inverted input terminals of the non-inverting type high-speed operational amplifiers OP1 and OP2 so that their transmission delay times become equal to each other.例文帳に追加

伝送線路Ｔ１，Ｔ２は、それぞれの伝送遅延時間が同等となるように、分岐点Ａから非反転型高速オペアンプＯＰ１，ＯＰ２の非反転入力端子までをそれぞれ接続する。 - 特許庁

Though the multi-phase image signals S_1-S_N are input in the respective polarity reversing circuits 2-1 to N, the respective circuits 2-1 to N have structure of an inverting amplifier circuit using an operational amplifier 3.例文帳に追加

多相化された画像信号Ｓ_1〜Ｓ_Nは各極性反転回路２-1〜Nへ入力されるが、各極性反転回路２-1〜Nは演算増幅器３を用いた反転増幅回路の構成を有している。 - 特許庁

A clock signal CLK outputted from the output terminal OUT1 of equipment 22 is inverted in phase by an inverting gate 23 and inputted to the first input terminal FST1 of equipment 22 and the equipment 21.例文帳に追加

遅延補間器２２の出力端子OUT1から出力されたクロック信号CLKは、反転ゲート２３により位相が反転されて遅延補間器２２の第１の入力端子FST1および遅延器２１に入力される。 - 特許庁

A storage element in which a phase reversal element such as an inverter and a clocked inverter that outputs an input signal by inverting a phase of the input signal is used, comprises a capacitative element for holding data and a switching element controlling storage and discharge of electric charge in the capacitative element.例文帳に追加

インバータまたはクロックドインバータなどの、入力された信号の位相を反転させて出力する位相反転素子を用いた記憶素子内に、データを保持するための容量素子と、当該容量素子における電荷の蓄積および放出を制御するスイッチング素子とを設ける。 - 特許庁

To provide a positive/negative switching amplifier circuit for inverting an output resulting from an amplified input symmetrically with respect to a reference potential according to a positive/negative switching signal which allows a low voltage operation and obtains good input/output characteristics.例文帳に追加

入力を増幅した出力を正反転切換信号に応じて基準電位に対称に反転させる正反転切換増幅回路に関し、低電圧化が可能であり、良好な入出力特性が得られる正反転切換増幅回路を提供することを目的とする。 - 特許庁

A function is provided with a feedback condition storage means (a table) for associating an input tag, an output tag and delay time of the function block, and gives the feedback signal obtained by inverting the value of the output tag to the input tag, after the delay time elapsed from a value of the output tag is changed.例文帳に追加

ファンクションブロックの入力タグと出力タグとディレイ時間とを関連づけたフィードバック条件記憶手段（テーブル）を持ち、出力タグの値が変化してから、ディレイ時間経過後に入力タグに出力タグの値を反転させたフィードバック信号を与える機能を設けた。 - 特許庁

Furthermore, a feedback resistor Rf1 is connected to an inverting output terminal of the differential amplifier 1 and a switch SW1, that connects the other terminal of the charge capacitive element C1 to the feedback resistor Rf1 or a noninverted input terminal which receives a noninverted input level Vin+ is provided between the charge capacitive element C1 and the feedback resistor Rf1.例文帳に追加

また、差動増幅器１の反転出力端に帰還抵抗Ｒｆ１が接続され、チャージ容量素子Ｃ１の他端の接続相手を帰還抵抗Ｒｆ１又は正転入力電位Ｖｉｎ^+が入力される正転入力端子に切換えるスイッチＳＷ１が設けられている。 - 特許庁

While clock signals S1 output from a clock signal output circuit 171 are input to a random number generation circuit 173B, inverted clock signals S2 generated by inverting the clock signals S1 by an inversion circuit 178 are input to a latch signal generation circuit 180.例文帳に追加

乱数生成回路１７３Ｂにはクロック信号出力回路１７１から出力されたクロック信号Ｓ１が入力される一方、ラッチ信号生成回路１８０には反転回路１７８がクロック信号Ｓ１を反転させることにより生成した反転クロック信号Ｓ２が入力される。 - 特許庁

The amplifier circuit includes an inverting amplifier 1, a positive clamp transistor P1 and a negative clamp transistor N1 connected to the amplifier 1, a positive voltage setter 2 connected to an input side of the transistor P1, and a negative voltage setter 3 connected to an input side of the transistor N1.例文帳に追加

反転増幅器１と、反転増幅器１に接続される正クランプトランジスタＰ１及び負クランプトランジスタＮ１と、正クランプトランジスタＰ１の入力側に接続される正電位設定部２と、負クランプトランジスタＮ１の入力側に接続される負電位設定部３とを備える。 - 特許庁

A differential amplifier 100 amplifies a common mode signal received from a noninverting signal input terminal 102 and an inverting signal input terminal 103, and an inverted output appears at a collector terminal of a transistor(TR) 107 and a noniverting output appears at a collector terminal of a TR 108.例文帳に追加

正相信号入力端子１０２、逆相信号入力端子１０３から入力された両相信号は差動増幅器１００によって増幅され、トランジスタ１０７のコレクタ端子には逆相出力が、トランジスタ１０８のコレクタ端子には正相出力が現れる。 - 特許庁

The semiconductor device according to the invention comprises: a transmission line (GBL); an inverting circuit (IV) that inverts the logic of signal and outputs it; first and second switches (Q1 and Q2) each of which controls connection between the input side and the output side of the transmission line and the inverting circuit; and a third switch (Q3) that controls the connection between the neighboring transmission lines.例文帳に追加

本発明の半導体装置は、伝送線（ＧＢＬ）、信号の論理を反転して出力する反転回路（ＩＶ）、伝送線と反転回路の入力側／出力側との間の接続をそれぞれ制御する第１・第２のスイッチ（Ｑ１、Ｑ２）、隣接する伝送線の間の接続を制御する第３のスイッチ（Ｑ３）を備えて構成される。 - 特許庁

The oscillation circuit includes: an oscillation element 1 having first and second terminals; a plurality of inverting amplifiers 11 to 13 connected in series between the first and second terminals of the oscillation element; and impedance elements 21 to 23 that are respectively connected between the input terminal and the output terminal of the inverting amplifiers 11 to 13.例文帳に追加

この発振回路は、第１の端子及び第２の端子を有する発振素子１と、発振素子の第１の端子と第２の端子との間に直列に接続された複数の反転増幅器１１〜１３と、複数の反転増幅器の内の所定の反転増幅器について、入力端子と出力端子との間に接続されたインピーダンス素子２１〜２３とを具備する。 - 特許庁

The level down converter is provided which has first inverters (101a and 102a) each of which is fed with a first power supply voltage and outputs a signal obtained by logically inverting an input signal, and second inverters (106b and 107b) each of which is fed with a second power supply voltage lower than the first power supply voltage and outputs signals obtained by logically inverting the output signals of the first inverters.例文帳に追加

第１の電源電圧が供給され、入力信号を論理反転した信号を出力する第１のインバータ(101a,102a)と、第１の電源電圧よりも低い第２の電源電圧が供給され、第１のインバータの出力信号を論理反転した信号を出力する第２のインバータ(106b,107b)とを有するレベルダウンコンバータが提供される。 - 特許庁

This amplifier is provided with an operational amplifier 1 for differentially amplifying input signals INP and INP, a first clocked inverter 11 for inverting the output of the operational amplifier 1, a second clocked inverter 12 parallel freely connected to and a disconnected from the output line of the operational amplifier 1 and a third inverter 5 for inverting the output of the first clocked inverter 11.例文帳に追加

この発明は、入力信号ＩＮＰ、ＩＮＰの差動増幅を行うオペアンプ１と、オペアンプ１の出力を反転する第１クロックドインバータ１１と、オペアンプ１の出力ラインに対して並列に接離自在である第２クロックドインバータ１２と、第１クロックドインバータ１１の出力を反転する第３インバータ５とを備えている。 - 特許庁

A comparator 27 is connected to a power supply voltage via a resistive element 26 and to a signal input terminal 24, an inverting input terminal receives a reference voltage Vref1 higher than voltage of one of differential signals and the comparator 27 provides an output of a first detection signal when the signal input terminal 24 is open or a short-circuited.例文帳に追加

コンパレータ２７は抵抗素子２６を介して電源電圧に接続されるとももに信号入力端子２４に接続され、差動信号の一方の電圧よりも高い基準電圧Ｖｒｅｆ１が反転入力端子に入力されて、信号入力端子２４がオープン状態又はショート状態となった際第１の検出信号を送出する。 - 特許庁