「logic array」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A FPGA (field programmable gate array) 25a, CPLDs (complex programmable logic devices) 25b, 25c and 25d, a PLD (programmable logic device) 27, SRAMs 28a and 28b, and a flash memory 23 are installed on an LSI integrated board 21A.例文帳に追加

ＬＳＩ集合基板２１Ａには、ＦＰＧＡ（２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、ＰＬＤ２７と、ＳＲＡＭ２８ａ、２８ｂと、フラッシュメモリ２３が搭載されている。 - 特許庁

To minimize wiring length between a memory block and a logic module in designing of a semiconductor integrated circuit for overlapping a memory array chip and a logic module chip to each other.例文帳に追加

メモリアレイチップと論理モジュールチップとを重ね合わせる半導体集積回路の設計において、メモリブロックと論理モジュールとの間の配線長を最小化すること。 - 特許庁

As the auxiliary gate logic is composed of logic gates smaller than the standard cell logics, production economy following a standard cell ASIC array is possible, and as only an uppermost metal level is unrequired for changing, it is possible to repair economically and promptly logic errors and to realize changes of logic functionality.例文帳に追加

予備ゲート論理は標準のセル論理よりも少ない論理ゲートからなるので、標準セルＡＳＩＣアレイに伴う生産の経済性が可能になり、最上位金属レベルしか変更不要なので、経済的かつ迅速に論理エラーを修理し、論理機能性の変更を実現できる。 - 特許庁

A memory array including memory mats 10 to 60 is allocated in a U shape, and a logic circuit 92 and analog circuit 91 are arranged in a space area in which the memory array is not allocated.例文帳に追加

メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁

To reduce in size an obtained semiconductor integrated circuit by enhancing an area efficiency of a logic circuit module of the case of realizing various type logic gates in an FPGA or a short period type gate array.例文帳に追加

ＦＰＧＡや短期間型ゲートアレイにおいて種々の論理ゲートを実現した場合の論理回路モジュールの面積効率を高くして、得られる半導体集積回路の小型化を図る。 - 特許庁

Next, digital control processing is performed while the 1st internal logic description in the array 106 is rewritten into 2nd internal logic description in an ineffective pixel period other than the effective pixel period and subsequently, digital image processing is performed while the 2nd internal logic description in the array 106 is rewritten into the 1st internal logic description again.例文帳に追加

次に、前記有効画素期間以外の無効画素期間においてフィールドプログラマブルゲートアレイ１０６の前記第１の内部論理記述を第２の内部論理記述に書き換えた状態でディジタル制御処理を行った後に、再びフィールドプログラマブルゲートアレイ１０６の前記第２の内部論理記述を前記第１の内部論理記述に書き変えた状態でディジタル画像処理を行う。 - 特許庁

In the case of performing logic compiling, a switch 160 is switched over, a compile program is loaded onto a logic device FPGA(field programmable gate array) 120 from a memory 140, and design data stored in a magnetic disk 150 are applied to the logic device FPGA 120 through a memory 170.例文帳に追加

論理コンパイルを行う場合、スイッチ１６０を切換え、メモリ１４０よりコンパイルプログラムを論理デバイスＦＰＧＡ１２０にロードし、磁気デイスク１５０に格納された設計データをメモリ１７０を介して論理デバイスＦＰＧＡ１２０に印加する。 - 特許庁

To provide a design device for providing a three-dimensional integrated circuit that includes a logic module chip and a memory array chip with high performance.例文帳に追加

論理モジュールチップとメモリアレイチップとから成る三次元集積回路を高性能に実現する設計装置を提供する。 - 特許庁

Consequently, the operation speed of the programmable logic array is made high in response to an input signal inputted lately and a standby electricity is reduced.例文帳に追加

これにより、遅い入力信号に応じてプログラマブルロジックアレイの動作速度を早くでき、待機電力を減らすことができる。 - 特許庁

The array of logic elements transfers data of the 2nd data transfer according to information received by the 1st data transfer.例文帳に追加

論理要素のアレイは、第一データ転送で受信した情報に従って第二データ転送を転送するように構成される。 - 特許庁

To provide an SRAM memory and a microprocessor, comprising a logic portion formed on a silicon substrate and an SRAM array portion.例文帳に追加

シリコン基板上に形成された論理部分と、ＳＲＡＭアレイ部分を備えるＳＲＡＭメモリ及びマイクロプロセッサの提供。 - 特許庁

To provide a semiconductor storage device capable of independently testing a memory cell array section and a logic section in a memory circuit.例文帳に追加

メモリセルアレイ部とメモリ回路内ロジック部をそれぞれ独立してテストすることが可能な半導体記憶装置を提供する。 - 特許庁

The first mask can additionally protect the array part 17 when the corners of the device inside the logic circuit part 18 are rounded.例文帳に追加

第１のマスクは付加的に、論理回路部分１８内のデバイスの角を丸めるときにアレイ部分１７を保護することができる。 - 特許庁

The second mask can additionally protect the logic circuit part 18 when the injection inside the array part 17 is executed.例文帳に追加

第２のマスクは付加的に、アレイ部分１７内の注入を実行するときに論理回路部分１８を保護することができる。 - 特許庁

A semiconductor memory array of floating gate memory cell is formed on a semiconductor basic body along with an interlaced strap region in that array and a peripheral region contiguous to that array and containing a related logic device.例文帳に追加

本発明は、半導体基体上に、フローティングゲートメモリセルの半導体メモリアレーを、そのアレー内にインターレースされたストラップ領域、及びそのアレーに隣接し関連論理デバイスを収容するための周囲領域と共に形成する方法に係る。 - 特許庁

In this nonvolatile semiconductor memory, a memory array which includes memory mats 10 to 60 is arranged into a U-shaped form and a logic circuit 92 and an analog circuit 91 are arranged in a space area where the memory array is not arranged.例文帳に追加

メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁

To provide a basic array and basic cell two-dimensional array for programmable logic LSI which can freely change the ratio between wiring resources and logical resources in accordance with the configuration of a realized circuit by correcting the weak point of programmable logic LSIs that the ratio between wiring resources and logical resources is fixed.例文帳に追加

物理的な論理資源と配線資源との比が固定していると、ある回路を実現したときには配線資源が余り（配線セルが使われない）、別の回路を実現したときには論理資源が余る（論理セルが使われない）という問題を解決する。 - 特許庁

To manage logic information identified by each computer in accordance with each disk volume and the disk volume while unitarily associating the logic information with the disk volume in a computer system including a plurality of computers and a disk array.例文帳に追加

複数のコンピュータとディスクアレイとを含む計算機システムにおいて、各ディスクボリュームに対応して各コンピュータが識別する論理情報とそのディスクボリュームとを一元的に対応づけて管理する。 - 特許庁

To obtain an integrated programmable logic cell which realizes a programmable logic means, a programmable connecting means, and a memory means and has a simple constitution by arranging basic circuits in the form of a two-dimensional array.例文帳に追加

プログラマブル論理手段として機能するセルの入出力を確保するために必要となる、プログラマブル結線手段として機能するセルの必要量を、セルの回路量増加を抑えたままで削減する。 - 特許庁

To provide an integrated process at a low cost, with forms a logic circuit including an embedded DRAM array while still preserving the advantages of the logic circuit and a DRAM circuit to the maximum extent possible.例文帳に追加

論理回路およびＤＲＡＭ回路の利点を、可能な最大の程度に依然として保ちながら、埋込みＤＲＡＭアレイを有する論理回路を形成する、低コストの一体化プロセスを提供する。 - 特許庁

To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁

To provide a burn-in device for accelerating burn-in with a peripheral circuit part and a logic circuit part as well as with a memory cell array part.例文帳に追加

メモリセルアレイ部のみならず、周辺回路部やロジック回路部においてもバーンインの加速化を図ることが可能なバーンイン装置を得る。 - 特許庁

Electrically reconfigurable gate array(ERCGA) logic chips are connected to one another via reconfigurable interconnections.例文帳に追加

複数の電気的に再構成可能なゲートアレイ（ＥＲＣＧＡ）論理チップは、再構成可能な相互接続を介して相互に接続されている。 - 特許庁

To provide a control circuit having a reduced reconfiguration time of a logic circuit by reducing a size of the circuit for writing or reading a memory array.例文帳に追加

メモリアレイの書き込みあるいは読み出しの回路を小型化し、論理回路の再構成時間を短縮する制御回路を提供する。 - 特許庁

To provide a logic gate array manufacturable in a very short turnaround time and adapted to realize an apparatus for spike train processing.例文帳に追加

非常に短いターンアラウンド時間で製造可能な、スパイク列処理のための装置を実現するのに好適な論理ゲートアレイを提供する。 - 特許庁

The method and the device activate so as to complement a programmable logic array(PLA) used for a high-speed microprocessor design.例文帳に追加

本発明に従った方法及び装置は、高速マイクロプロセッサ設計に用いられるプログラマブル論理アレイ（ＰＬＡ）を補足するように働く。 - 特許庁

Digital image processing in an effective pixel period is performed while 1st internal logic description is written in a field programmable gate array 106.例文帳に追加

フィールドプログラマブルゲートアレイ１０６に第１の内部論理記述を書き込んだ状態で有効画素期間のディジタル画像処理を行う。 - 特許庁

In this disk array device 3, a logic unit conversion table 6 registers correspondence between a logical unit allocated to the upper device and a logical disk on the disk array device in each the upper device 1, 2.例文帳に追加

論理ユニット変換テーブル６には、各上位装置１、２毎に、その上位装置に割り当てられている論理ユニットと、ディスクアレイ装置上の論理ディスクとの対応関係が登録されている。 - 特許庁

To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.例文帳に追加

フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

The CPU logic and the debug logic are formed by an FPGA (Field Programmable Gate Array) where an arbitrary logic can be written, and they are connected so as to cooperatively operate, there by achieving flexible response to the change in specifications of the CPU to be debugged on the user system.例文帳に追加

上記ＣＰＵ論理と、上記デバッグ論理とを、それぞれ任意の論理を書込み可能なＦＰＧＡによって形成し、且つ、それらが互いに協調して動作可能に結合することで、ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応できるようにする。 - 特許庁

In a programmable logic device 10, plural large areas 20 arranged in a second-dimensional array constituted of crossing lines and columns are provided on this device.例文帳に追加

プログラマブルロジックデバイスは、交差する行および列からなる二次元の配列内に配置された複数の大領域をこのデバイス上に備える。 - 特許庁

To offer a semiconductor memory device which is suitable for mixed mounting of a logic circuit and which can utilize a multi-layer interconnection structure in a memory array part efficiently.例文帳に追加

多層配線構造を効率的にメモリアレイ部において利用することのできるロジック混載に適した半導体記憶装置を提供する。 - 特許庁

To provide a designing method for a semiconductor integrated circuit which can generate a logic circuit diagram excluding an unnecessary logic gate by an unused bit array and improve the fault detection rate in a verification stage.例文帳に追加

使用しないビット列による無駄な論理ゲートを省いた論理回路図を生成し、検証段階における故障検出率を向上させることができる半導体集積回路の設計方法を提供する。 - 特許庁

To provide a memory array which can simplify processes, and in which a logic circuit is sufficiently fast and a holding time of information stored in a memory transistor is sufficiently long.例文帳に追加

プロセスを簡略化でき、論理回路は十分に速く、メモリートランジスタに格納された情報の保持時間は十分に長いメモリーアレイを提供する。 - 特許庁

To provide a burn-in method and apparatus which can accelerate burn-in, not only in a memory cell array part but also even a peripheral circuit part or logic circuit part.例文帳に追加

メモリセルアレイ部のみならず、周辺回路部やロジック回路部においてもバーンインの加速化を図ることが可能なバーンイン方法及び装置を得る。 - 特許庁

To provide an electro-optical apparatus and an elecrtonic device which supply steady power to a logic circuit section and a pixel array section.例文帳に追加

ロジック回路部と画素アレイ部に安定した電力を供給することが可能な電気光学装置および電子機器を提供することを目的とする。 - 特許庁

An image sensor 100 includes a sensor or a pixel array (102), a data memory (110) and a logic circuit (114) and they are all fabricated on the same integrated chip.例文帳に追加

イメージセンサ１００は、センサすなわち画素アレイ（１０２）、データメモリ（１１０）及び論理回路（１１４）を含み、これらは全て同じ集積チップ上に設けられている。 - 特許庁

To validly avoid stopping of an operation due to the deviation from an operating temperature guarantee range in a processor using a gate array capable of reconfiguring an internal logic circuit.例文帳に追加

内部論理回路を再構成可能なゲートアレイを用いた処理装置において、動作温度保証範囲の逸脱による動作の停止を有効に回避する。 - 特許庁

A restoration program for IC is read from the IC card 2, whereby setting data on the ICs to be restored of a flash-memory type PLA (programmable logic array) or the like, can be rewritten.例文帳に追加

ＩＣカード２からＩＣ修復プログラムを読み込み、フラッシュメモリタイプのＰＬＡなどの修復対象のＩＣの設定データを書き直すことができる。 - 特許庁

The global decoder 71 comprises a first logic block 96 receiving an address specifying input 101 and outputting a signal for selecting individual column 12C of a memory cell of the SRAM array 99.例文帳に追加

グローバルデコーダ(71)は、アドレス指定入力(101)を受け取り、SRAMアレイ(99)のメモリセルの個々の列(12)を選択するための信号を出力する第1の論理ブロック(96)を含む。 - 特許庁

To provide a logic-FeRAM cell array mixed LSI semiconductor device which has satisfactory capacitor and transistor characteristics, while exhibiting an operation characteristics with high reliability.例文帳に追加

良好なキャパシタ特性及びトランジスタ特性を備え、信頼性の高い動作特性を示すロジック・ＦｅＲＡＭセルアレイ混載ＬＳＩ半導体装置を提供する。 - 特許庁

The hardware decryption processor 104 is operable, when power is applied, to decrypt the encrypted configuration program and to configure a programmable array 108 of a logic element.例文帳に追加

ハードウェア復号プロセッサ１０４は、電力が投入されると、暗号化されたコンフィグレーションプログラムを復号し、論理素子のプログラマブルアレイ１０８を構成する。 - 特許庁

The instructions are stored in the memories to be used for transferring the configuration data to programmable configuration points in the configurable logic array 15 in response to the initialization.例文帳に追加

命令は、設定データを初期化に応答して設定可能ロジックアレイ１５内のプログラム可能な設定ポイントへ転送するのに使用するメモリに格納される。 - 特許庁

The instructions for the configuration function are stored in the memories, and the configuration data are transferred from the configuration memory to configuration points by means of the configurable logic array 15.例文帳に追加

設定機能用の命令は、前記メモリに格納され、設定データは、設定可能ロジックアレイ１５で設定メモリから設定ポイントへ転送される。 - 特許庁

The dynamic reconfiguration logic is configured to receive the plurality of electrical signals from the pixel array and to generate a plurality of reconfigured electrical signals, based on the plurality of electrical signals from the pixel array.例文帳に追加

動的再構成ロジックは、画素配列から複数個の電気信号を受信し、画素配列からの複数個の電気信号に基づいて複数個の再構成された電気信号を発生するように構成されている。 - 特許庁