「logic processor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A computer implemented method, a data processing system and the processor are provided for thermal throttling logic.例文帳に追加

サーマル・スロットリング・ロジックのための、コンピュータによって実施される方法、データ処理システム、およびプロセッサを提供する。 - 特許庁

CMOS GATE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MOUNTED CHIP, SEMICONDUCTOR DEVICE, AND LOGIC PROCESSOR例文帳に追加

ＣＭОＳゲート回路、半導体集積回路、半導体集積回路搭載チップ、半導体デバイス及び論理処理装置 - 特許庁

The inventive heterogeneous computer system for executing software includes: at least one high-performance processor; a processor supporting logic circuit that supports execution of tasks of the software by the at least one high-performance processor; and a hypervisor processor that consumes less power than the at least one high-performance processor.例文帳に追加

ソフトウェアを実行するための本異種計算機システムは、１つ以上の高性能プロセッサと、該１つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と、該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを有する。 - 特許庁

A bridge logical device is provided for a heterogeneous computer system including at least one high-performance processor, a processor supporting logic circuit that supports execution of tasks of software by the at least one high-performance processor, and a hypervisor processor that consumes less power than the at least one high-performance processor.例文帳に追加

１つ以上の高性能プロセッサと、該１つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と、該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを有する異種計算機システムのためのブリッジ論理デバイス。 - 特許庁

The bridge logical device includes a hypervisor operation logic circuit that maintains a status of the system under the at least one high-performance processor, a processor language translation logic circuit that translates processor languages between the at least one high-performance processor and the hypervisor processor, and a high-speed bus switch that has first, second, and third ports and bidirectionally relays data between any two of the three ports.例文帳に追加

このブリッジ論理デバイスは該１つ以上の高性能プロセッサの下の該システムのステータスを保守するハイパーバイザ動作論理回路と、該１つ以上の高性能プロセッサと該ハイパーバイザプロセッサとのプロセッサ言語間の翻訳をするプロセッサ言語翻訳論理回路と、第１、第２、及び第３ポートを有し該３つのポートのうち任意２つの間でデータを双方向に中継する高速バススイッチとを備える。 - 特許庁

The control logic processor is further responsive to stored instructions for computing 3-D surface contour image data from the image data.例文帳に追加

制御ロジックプロセッサはさらに、記憶された命令に応答して、イメージデータから３Ｄ表面輪郭イメージデータを計算する。 - 特許庁

The protection logic part outputs a substitution data to an operation of the data processor, i.e. an alternative operation in case of the protection violation.例文帳に追加

保護違反の場合のデータ処理装置の動作つまり代替動作に対して、保護論理部は、置換データを出力する。 - 特許庁

To provide a medical data processor which is equipped with a logic filter so that necessary series data can easily be sorted.例文帳に追加

論理フィルタを設けて必要なシリーズデータを簡単に選別できるようにした医用データ処理装置を提供する。 - 特許庁

After re-booting, the processor reads the read resistor to determine which resister is logic high, corresponding to the source which generated the reset.例文帳に追加

リブート後、プロセッサは、該読み取りレジスタを読み取って、該リセットを生成したソースに対応する、論理ハイのレジスタを求める。 - 特許庁

A database processor incorporating much of the logic of a database management system might control all communications with the database 例文帳に追加

データベース管理システムの論理を多く組み込んだデータベース処理装置(プロセッサ)は,データベースとのすべての通信を制御し得る - コンピューター用語辞典

Each processor element has an arithmetic control register for determining possibility in storing a calculation result of an arithmetic-logic calculation device included in the processor element in a general register.例文帳に追加

各プロセッサエレメントは、プロセッサエレメントに含まれる算術論理演算装置の演算結果を汎用レジスタに格納する際の可否を決定する演算制御レジスタを持つ。 - 特許庁

The logic interface selection processor 3 is caused to select an ISP communication session which has received the ICMP echo first, and to connect a TCP connection to the routing processor 2.例文帳に追加

論理インタフェース選択処理部３は、先にＩＣＭＰエコーを受信したＩＳＰ通信セッションを選択し、ルーティング処理部２にＴＣＰコネクションを接続させる。 - 特許庁

To suppress that an influence range of a transaction or a failure runs to a range larger than a logic section when logically dividing a common resource such as a processor bus by a logic division mechanism for use.例文帳に追加

論理分割機構によりプロセッサバス等の共通資源を論理分割して使用している場合、トランザクションや障害の影響範囲が論理区画よりも広範囲に及ぶことを抑える。 - 特許庁

In this data processor, a main processing logic is able to decide a portion of a memory which should be an assigned memory which can be accessed by an auxiliary processing logic, and access from the auxiliary processing logic to the assigned memory is controlled by a memory management unit.例文帳に追加

メイン処理ロジックは補助処理ロジックによってアクセスできる割り当てられたメモリとすべきメモリの一部を定めることができ、補助処理ロジックによる割り当てられたメモリへのアクセスを制御するためのメモリ管理ユニットが設けられる。 - 特許庁

A processor is programmed to receive feedback from the sensors and generate fault signals according to a logic sub-routine.例文帳に追加

プロセッサは、これらのセンサからのフィードバックを受信し論理サブルーチンに従って故障信号を生成するようにプログラミングされている。 - 特許庁

The digital signal processor is configured to receive the plurality of reconfigured electrical signals from the dynamically reconfigured logic.例文帳に追加

デジタル信号プロセッサは動的再構成ロジックから複数個の再構成された電気信号を受信するように構成されている。 - 特許庁

A logic processor 20 actuates a driving mechanism 18, when evaluating an alternating condition and when the condition satisfies an alternating reference.例文帳に追加

論理プロセッサ２０が、交代条件を評価して、交代条件が交代基準を満たした時、駆動機構１８を作動させる。 - 特許庁

A programmable logic device 100 includes a hardware decryption processor 104 including a register 110 having stored therein a first secret key.例文帳に追加

プログラマブルロジックデバイス１００は、第１の秘密鍵を保存するレジスタ１１０を有するハードウェア復号プロセッサ１０４を備える。 - 特許庁

This SIMD type microprocessor comprises a processor element array part composed of a plurality of processor elements, each processor element including M-pieces of arithmetic logic units (M is a natural number of 2 or more) and M-pieces of arithmetic result storage registers corresponding to the individual arithmetic logic units.例文帳に追加

本発明に係るＳＩＭＤ型マイクロプロセッサは、複数のプロセッサエレメントがプロセッサエレメントアレイ部を構成し、各プロセッサエレメントが夫々、Ｍ個（Ｍは２以上の自然数）の算術論理演算回路、及び、個々の算術論理演算回路に対応するＭ個の演算結果格納用レジスタを装備するＳＩＭＤ型マイクロプロセッサである。 - 特許庁

When at least one of the processor elements is in a turbo mode, the task routing logic selects a processor element for executing a task 101 based on at least a comparison of performance losses.例文帳に追加

プロセッサ要素の少なくとも１つがターボモードにある場合には、タスクルーティングロジックは、性能損失の比較に少なくとも基づいて、タスク１０１を実行するプロセッサ要素を選択する。 - 特許庁

The scheduling logic issues a first issue group of instructions to a first processor core 114 for execution and a second issue group of instructions to the second processor core 114 for execution when the processor is in a first mode of operation.例文帳に追加

スケジューリング論理は、プロセッサが第１の動作モードにある場合、第１の命令発行グループを第１のプロセッサ・コア１１４に発行して実行させ、第２の命令発行グループを第２のプロセッサ・コア１１４に発行して実行させる。 - 特許庁

A PLD(programmable logic device) device 104 monitors the reception of a trigger packet, and upon receiving the trigger packet, outputs an enabling signal to a micro processor 105.例文帳に追加

ＰＬＤデバイス１０４はトリガパケットの受信を監視し、トリガパケットを受信すると、マイクロプロセッサ１０５へイネーブル信号を出力する。 - 特許庁

To provide a data processor capable of ending the test of a RAM and a test including a user logic circuit further in a short time.例文帳に追加

ＲＡＭのテストおよびユーザロジック回路を含むテストをさらに短時間で終了させることができるデータ処理装置を提供する。 - 特許庁

The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.例文帳に追加

このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁

The print system comprises: a logic printer which is externally disclosed with a management authority set to a delivery destination A (an information processor PC2) of print data; and a print request means (client application) which performs print request from a delivery source B (an information processor PC1) of the print data to the logic printer.例文帳に追加

印刷データの配付先Ａ（情報処理装置ＰＣ２）に管理権限が設定され、対外的に公開される論理プリンタと、前記印刷データの配付元Ｂ（情報処理装置ＰＣ１）から前記論理プリンタへ印刷要求を行う印刷要求手段（クライアントアプリケーション）とを備えるようにした。 - 特許庁

The processor is so constituted that logic codes are acquired from input codes and code schemes and the character codes are extracted from the acquired logic codes and the character patterns corresponding to the extracted code schemes and the character codes are outputted.例文帳に追加

入力コードから論理コードを取得し、取得された論理コードからコード体系及び文字コードを抽出し、抽出されたコード体系及び文字コードに応じた文字パターンを出力するように構成する。 - 特許庁

In a programmable device or a device for changing dynamically a logic constitution of data processing, a route delay test capable of corresponding to connection between processor elements changed according to the logic constitution is mounted beforehand on the device.例文帳に追加

プログラマブルデバイスあるいは動的にデータ処理の論理構成を変更するデバイスにおいて、論理構成に従って変更されるプロセサエレメント間の接続に対応可能な経路遅延テストをデバイスにあらかじめ実装しておく。 - 特許庁

To obtain a signal processor in small circuit scale by storing a program for digital signal processor(DSP) and a program for programmable logic device(PLD) in one program memory concerning the signal processor composed of a DSP and a PLD.例文帳に追加

本発明はＤＳＰおよびＰＬＤからなる信号処理装置に関し、ＤＳＰ用のプログラムとＰＬＤ用のプログラムを１つのプログラムメモリに格納することにより、回路規模の小さな信号処理装置を実現することを目的とする。 - 特許庁

The processor includes: first and second processor cores 114 having a plurality of pipelined execution units (P0, P1, P2, and P3) for executing an issue group of multiple instructions and scheduling logic.例文帳に追加

プロセッサは、多数の命令の発行グループを実行するための複数のパイプライン実行ユニット（Ｐ０、Ｐ１、Ｐ２、Ｐ３）を有する第１および第２のプロセッサ・コア１１４と、スケジューリング論理とを有する。 - 特許庁

This system enables to reproduce an internal processor data signal of a target system 14 for analysis by a logic analyzer 11 from a data line used for another purpose by a processor of the target system 14.例文帳に追加

このシステムは、ターゲットシステム(14)のプロセッサによって他の目的で利用されているデータラインから、ロジックアナライザ(11)による解析のためにターゲットシステム(14)の内部プロセッサデータ信号を再生成することを可能にする。 - 特許庁

To perform full gathering of data transfer from a processor to a system bus without adding logic of many levels nor lowering a processor operation frequency by dividing gatherable combinations and performing gathering on plural stages that parallelly operate.例文帳に追加

トランザクション待ち行列項目用の書込イネーブル論理に多数のレベルの論理を追加せず、プロセッサ動作周波数を低下させずに、プロセッサからシステム・バスへのデータ転送のフル・ギャザリングを実施する。 - 特許庁

In the logic circuit part 40 of an image processing processor, input image data is converted to low resolution by a low resolution conversion processing part 41.例文帳に追加

画像処理プロセッサのロジック回路部４０において、入力される画像データは、低解像度変換処理部４１によって低解像度化される。 - 特許庁

The feedback data can be used by a control logic processor that, based on the data, adjusts left-and right viewing pupil forming apparatuses 36l, 36r.例文帳に追加

フィードバックデータは、左右の見る瞳孔形成装置３６ｌ、３６ｒを調節するデータに基づく、コントロールロジックプロセッサーによって使用される。 - 特許庁

This data processor has a memory 50a, a central arithmetic unit 40, a logic element 60, a first database 80, and a management part 70.例文帳に追加

メモリ５０ａと中央演算装置４０と論理エレメント６０と第１データベース８０と管理部７０とを具備するデータ処理装置を用いる。 - 特許庁

To calculate performance analysis information by using logic for CPU performance profiling which is called "hardware monitor" incorporated into a processor.例文帳に追加

処理装置に組み込まれている「ハードウェアモニタ」と呼ばれるＣＰＵ性能プロファイリングのための論理を利用して、性能解析情報を算出する。 - 特許庁

The logic in the processor responds to the cache transaction started by executing the cache operation specified by the cache transaction.例文帳に追加

プロセッサ内の論理がキャッシュトランズアクションによって特定されたキャッシュ操作を実行することによって開始されたキャッシュトランズアクションに応答する。 - 特許庁

To provide a data processor capable of dynamically reconfiguring a logic circuit according to a processing amount or processing contents of inputted data.例文帳に追加

入力されるデータの処理内容、処理量に応じて動的に論理回路を再構成することが可能なデータ処理装置を提供する。 - 特許庁

A super OS is provided for a heterogeneous computer system that executes software and includes: at least one high-performance processor 620; a processor supporting logic circuit 6400 that supports execution of tasks of the software by the at least one high-performance processor; and a hypervisor processor 610 that consumes less power than the at least one high-performance processor.例文帳に追加

１つ以上の高性能プロセッサ６２０と、該１つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路６４００と、該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサ６１０とを有し、該ソフトウェアを実行するための異種計算機システムのためのスーパーＯＳ。 - 特許庁

To provide a method, apparatus and program for changing an operating frequency for a system core logic used to interface to memory in a multi-processor data processing system.例文帳に追加

マルチプロセッサ・データ処理システム内のメモリへのインターフェイスに使用するシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供すること。 - 特許庁

A program logic controller 1 is provided with a communication option module 11 connected so as to be hot-swappable and a processor module 12(13) capable of communicating with the communication module 11.例文帳に追加

プログラマブルロジックコントローラ１は活線挿抜可能に接続される通信オプションモジュール１１とこれと通信可能なプロセッサモジュール１２（１３）を備える。 - 特許庁

One embodiment comprises a pipelined processor having logic components which receive power at a first voltage and a set of SRAM cells which receive power at a second voltage.例文帳に追加

第１の電圧で電力を受ける論理回路素子を有するパイプライン方式のプロセッサ及び第２の電圧で電力を受けるＳＲＡＭセルのセットを備える。 - 特許庁

When the slave processors are placed into the non-transactional mode, the operating frequency in the system core logic is changed to other operating frequency by a master processor.例文帳に追加

スレーブ・プロセッサが非トランザクション・モードに切り替えられると、マスタ・プロセッサによってシステム・コア・ロジックにおける動作周波数が別の動作周波数に変更される。 - 特許庁

To analyze the cause of an error if the execution of a test instruction sequence is stopped due to a processor logic defect or if an infinite loop is entered and no execution result is obtained.例文帳に追加

処理装置論理不良により試験命令列が実行停止、もしくは無限ループに陥り実行結果が得られない場合、エラー原因を解析する。 - 特許庁

In a reconfigurable processor 34, an LUT 118 generated in an RAM 112 before reconfiguration is maintained, reconfiguration is performed, and a logic shown in (a) is set.例文帳に追加

リコンフィギュラブルプロセッサ３４では、再構成前にＲＡＭ１１２に生成したＬＵＴ１１８を保全して再構成が行われ、（ａ）に示す論理が設定される。 - 特許庁

In one embodiment, a processor comprises: a bidirectional interface; and output logic for asserting a first signal indicating internal high temperature on the bidirectional interface.例文帳に追加

一実施例において、プロセッサは双方向インタフェースと、前記双方向インタフェースで内部の高温を示す第１の信号をアサートする出力ロジックとを含む。 - 特許庁