「maximum clock frequency」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

2. Devices employing compound semiconductors with a maximum clock frequency exceeding 40 megahertz 例文帳に追加

（二）　化合物半導体を用いたものであって、最大クロック周波数が四〇メガヘルツを超えるもの - 日本法令外国語訳データベースシステム

To obtain a completely static clock pulse oscillator or a clock pulse oscillator which has a very high maximum operating frequency.例文帳に追加

完全に静的なクロックパルス発振器、また、非常に高い最大動作周波数を有するクロックパルス発振器を提供する。 - 特許庁

A method of approximation is used to determine the maximum clock frequency at which the processor will function properly.例文帳に追加

プロセッサが適正に機能する際の最高クロック周波数を判定するために近似方法が使用される。 - 特許庁

The frequency of the internal clock signal CLK1 is larger than that of the external clock signal CLK0 and less than the maximum operating frequency of the signal processing circuit 6.例文帳に追加

内部クロック信号ＣＬＫ１の周波数は、外部クロック信号ＣＬＫ０の周波数よりも大きく、信号処理回路６の最大動作周波数以下である。 - 特許庁

An FIR filter 20 uses the sampling clock CLK 3 of a frequency fsamp' frequency-divided by N which is the maximum of integers where the result of dividing the frequency fsamp of a basic clock is larger than twice the symbol rate fs.例文帳に追加

基本クロックの周波数ｆ_sampを割った結果がシンボルレートｆ_sの２倍よりも大である整数のうち最大のものＮで分周した周波数ｆ_samp’のサンプリングクロックＣＬＫ３をＦＩＲフィルタ２０において使用する。 - 特許庁

To suppress degradation of light emission intensity and also to suppress the maximum clock frequency even though luminous characteristics of respective cold-cathode electron emitting elements are allowed to have inverse gamma characteristics.例文帳に追加

逆ガンマ特性を持たせても、発光強度の劣化を抑え且つ、最大クロック周波数を抑えること。 - 特許庁

To provide a semiconductor memory device in which an operation test by a frequency being higher than the maximum clock frequency which can be supplied by a test device can be performed.例文帳に追加

試験装置が供給できる最大クロック周波数より高い周波数での動作試験が行える半導体記憶装置を提供する。 - 特許庁

When a tape cassette loaded into a tape streamer drive is detected, the length of a page and a clock frequency on the tape streamer drive are respectively set to the lowermost values first of all, and the maximum clock frequency and the maximum write cycle are detected (S001-S003) by accessing the MIC.例文帳に追加

テープストリーマドライブに対してテープカセットが装填されたことを検出すると、まず当該テープストリーマドライブにおけるページ長、クロック周波数を最低値に設定して、ＭＩＣにアクセスしてマキシマム・クロック・フリーケンシーとマキシマム・ライト・サイクルを検出する（Ｓ００１〜Ｓ００３）。 - 特許庁

To provide a simple and inexpensive video clock generator operable at the maximum oscillation frequency of a PLL and capable of highly accurate digital frequency modulation, and to provide an image forming apparatus comprising it and a video clock generating method.例文帳に追加

ＰＬＬの最大発振周波数で動作でき、デジタルで高い精度の周波数変調を可能とする簡素で安価なビデオクロック生成装置、それを有する画像形成装置及びビデオクロック生成方法を提供する。 - 特許庁

The center frequency and the frequency offset quantity from inside the data are set in a fractional synthesizer 42, and the maximum frequency changing rate is set as clock synchronous pulling-in speed of the DPLL 54.例文帳に追加

そのデータうち、中心周波数と周波数オフセット量とをフラクショナルシンセサイザ４２ａに設定するとともに、最大の周波数変化率をＤＰＬＬの５４クロック同期引き込み速度と設定する。 - 特許庁

When the oscillated frequency reaches the maximum of the input voltage to the oscillated frequency characteristics, the selection signal 7 is changed by the frequency detector circuit 9 so that the selector circuit 8 selects an internal clock signal 6, thus the oscillated frequency is made to exist between the minimum and the maximum of the input voltage to the oscillated frequency characteristics.例文帳に追加

発振周波数が入力電圧対発振周波数特性の上限に達した場合は、周波数検出回路９により、セレクタ回路８が内部クロック信号６を選択するようにセレクト信号７を切り替え、発振周波数が、入力電圧対発振周波数特性の下限と上限の間となるようにする。 - 特許庁

To provide a frequency multiplier for generating a clock signal having a frequency as high as possible according to the frequency of a signal inputted from the outside by bringing out the performance of a PLL to its maximum by using a simple configuration.例文帳に追加

簡易な構成によりＰＬＬの性能を最大限引き出し，外部からの入力信号の周波数に応じて極力高い周波数のクロック信号を生成する周波数逓倍装置を提供すること。 - 特許庁

To provide a semiconductor integrated circuit including an operation test circuit that apparently realizes an operation test by a clock signal of relatively high-frequency and of variably changeable frequency, by a clock signal of a relatively low-frequency for the operation test to measure the maximum normally operated frequency.例文帳に追加

比較的低い周波数の動作テスト用のクロック信号により、その周波数より高く、かつ、可変に変更可能な周波数のクロック信号による動作テストを見かけ上実現し、正常に動作する最大動作周波数を測定する動作テスト回路を含む半導体集積回路を提供する。 - 特許庁

The clock is supplied to a signal processing circuit processing an input data signal at a frequency lower than a maximum frequency determined by a frequency decision circuit, and the clock is varied according to the processing status of one frame by a frequency determination circuit, thereby reducing power consumption.例文帳に追加

入力データ信号を処理する信号処理回路への供給クロックを、周波数判定回路で判定した最大周波数より低い周波数を供給し、周波数決定回路により１フレームの処理状況に応じてクロックを変化させることにより、消費電力を低減させることが可能である。 - 特許庁

To solve several design problems that occur at the border on the maximum operation speed of a circuit element configuring a data recovery circuit, even if the clock frequency is high.例文帳に追加

クロック周波数が高くてもデータ復元回路を作る回路素子の最大動作速度の境界で幾つかの設計上の問題の克服を図る。 - 特許庁

A 2nd file 6 stores the information of maximum capacity allowed for a clock buffer in each operation frequency found out from the limitation of electromigration.例文帳に追加

第２のファイル６はエレクトロマイグレーションの制限から求められた各動作周波数ごとのクロックバッファーに許される最大容量の情報を格納している。 - 特許庁

When the sensed amount of current exceeds the maximum consumption current inputted from outside, the frequency of the clock signal to be outputted is decreased.例文帳に追加

感知された電流量が外部から入力された最大消費電流を上回る場合、出力されるクロック信号の周波数は減少される。 - 特許庁

To solve the problem that a processor consumes a useless power since a method for setting the clock frequency of a clock to be supplied to a processor to a value obtained by assuming the maximum processing quantity to be performed by the processor.例文帳に追加

プロセッサに対して供給するクロックのクロック周波数をプロセッサが行う最大処理量を想定した値に設定する方法が用いられていたため、プロセッサが無駄な電力を消費する。 - 特許庁

The multiplication factor of the multiplication circuit 1 is a divided value obtained by dividing the maximum operating frequency of the signal processing circuit 6 by the maximum allowable frequency of the external clock signal represented by the initial response value or less, and equal to or substantially equal to the divided value.例文帳に追加

てい倍回路１のてい倍率は、初期応答値が示す外部クロック信号の最大許容周波数で、信号処理回路６の最大動作周波数を除算した除算値以下であって、当該除算値と同一または略同一である。 - 特許庁

When the maximum value of the degree of resolution or the degree of gradation of the image data obtained is "12", a PLL part 8 forms a multiplied clock made by 6-multiplying the frequency of a pixel clock, and outputs it to a PWM generating part 9.例文帳に追加

取得された画像データの解像度又は階調度の最大値が「１２」である場合、ＰＬＬ部８は、画素クロックの周波数を６逓倍した逓倍クロックを生成して、ＰＷＭ発生部９へ出力する。 - 特許庁

By setting a read-out clock from the FIFO 51, 52 to, for example, a frequency of the half of write-in clock for the FIFO 51, 52, after a time base of data supplied to the maximum likelihood decoders 61, 62 is extended, data are supplied to the maximum likelihood decoders 61, 62.例文帳に追加

ＦＩＦＯ５１，５２に対する書き込みクロックに対し、ＦＩＦＯ５１，５２からの読み出しクロックを例えば１／２の周波数に設定することにより、最尤復号器６１、６２に供給されるデータの時間軸が伸長された上で、最尤復号器６１、６２に供給される。 - 特許庁

If it is not necessary to transmit at the maximum speed, the clock frequency of the circuit and the power-supply voltage are controlled according to the transmission speed, and the amount of power consumption is reduced per transmission amount.例文帳に追加

最高速で伝送する必要がない場合、伝送速度に合わせて回路のクロック周波数と電源電圧を制御し、伝送量当たりの消費電力を減らす。 - 特許庁

The frequency/voltage control circuit 40 determines, when at least one maximum digital quantity exceeds reference digital quantity, that power supply voltage is NG and does not change a frequency of a clock output from a clock generation device 20 and power supply voltage output from a regulator 30.例文帳に追加

周波数／電圧制御回路４０は、最大デジタル量のうち基準デジタル量を上回るものが一つでもあった場合には、電源電圧がＮＧであると判定し、クロック発生装置２０から出力されるクロックの周波数やレギュレータ３０から出力される電源電圧を変更しない。 - 特許庁

A functional block 102, where a clock buffer operated synchronously by the maximum frequency clock is arranged, in the plurality of functional blocks 104, is arranged diagonally to the pads 107', 112' at the corner in the internal circuit region 103.例文帳に追加

複数の機能ブロック１０４のうち、最高周波数クロックで同期動作するクロックバッファが配置された機能ブロック１０２は、内部回路領域内１０３の角部にパッド１０７’、１１２’と対角をなして配置されている。 - 特許庁

The delay time tSD is adjusted such that a phase of one CLK1 of the plurality of clock signals CLK1-CLKn which has a maximum frequency is shifted by a predetermined angle.例文帳に追加

その遅延時間ｔＳＤは、上記複数のクロック信号ＣＬＫ１〜ＣＬＫｎのうち最大周波数のクロック信号ＣＬＫ１の位相が所定の角度だけシフトする量に調整される。 - 特許庁

For the purpose of the fluctuation analysis, by measuring a frequency offset and a frequency drift rate related to an input signal from a reference clock and the periodic input data signal, a gamut (an allowable maximum range) of the fluctuation is displayed.例文帳に追加

変動分析のために、周期的な入力データ信号及び基準クロックから、その入力信号に関する周波数オフセット及び周波数ドリフト率を測定することによって、ふらつきのガマット（許容最大範囲）を表示する。 - 特許庁

Therefore, in normal operation, the frequency of the clock signal CLK does not exceed the maximum operating frequency of a CPU, etc., included in a semiconductor integrated circuit 1A, enabling normal operation of the CPU, etc.例文帳に追加

そのため、通常動作時において、クロック信号ＣＬＫの周波数が半導体集積回路１Ａに含まれるＣＰＵ等の最大動作周波数を超えることはなく、当該ＣＰＵ等は正常に動作することができる。 - 特許庁

The frequency measurement circuit is provided with a frequency divider 9 tat frequency-divides the calibration clock, a counter 4 that counts clocks outputted from the oscillation section and is reset by an output of the frequency divider, a register 5 that latches a prescribed target count value, and a comparator 6 that compares the maximum count of the counter with the target count value.例文帳に追加

周波数計測回路は、校正クロックを分周する分周器９と、発振部の出力するクロックをカウントし、分周器の出力によりリセットされるカウンタ４と、所定の目標カウント値を保持するレジスタ５と、カウンタの最大カウント値と目標カウント値とを比較する比較器６と、を備える。 - 特許庁

Even if the phase difference between a reference clock signal REFCLK and a clock signal CLK is large, since an UP signal and a DOWN signal in response to the phase difference of both the signals can be outputted, the maximum operating frequency can be set higher than that of the conventional phase comparator circuits.例文帳に追加

基準クロック信号REFCLKとクロック信号ＣＬＫとの位相差が大きくても両信号の位相差に応じたＵＰ信号およびDOWN信号を出力できるようにしたため、従来よりも最大動作周波数を高くすることができる。 - 特許庁

The maximum and minimum voltages of the signal S_1 can thus be original maximum and minimum voltages to suppress variations of a frequency T_O of a clock signal S_OUT caused by changes in voltage v_1 of the signal S_1 at the node N_1.例文帳に追加

これにより、信号Ｓ_1の最高電圧及び最低電圧を、本来の最高電圧又は最低電圧にすることができ、ノードＮ_1の信号Ｓ_1の電圧ｖ_1の変化によって生じるクロック信号Ｓ_OUTの周波数Ｔ_Oのずれを抑えることができる。 - 特許庁

The computer for a moving body has its clock frequency, communication speed, etc., set to values lower than the maximum performance of the hardware itself so that the computer normally operates even if the source voltage, etc., varies to some extent.例文帳に追加

移動体用コンピュータでは、電源電圧などがある程度変動しても正常に動作するように、クロック周波数や通信速度などがハードウエア自体の最高性能より低い値に設定されている。 - 特許庁

A maximum/minimum hold frequency ID detecting part 5 discriminates the phase of a dot clock corresponding to the ID of the line memory which had stored largest number of medians to be in a state in which the phase is most stable phase.例文帳に追加

最大／最小保持回数ＩＤ検出部５は、中央値を最も多く記憶していたラインメモリのＩＤに対応するドットクロックの位相が最も安定した位相の合った状態と判別する。 - 特許庁

A CPU 11 discriminates a maximum value and a minimum value in the signal row input from the converter 10 at every operation clock of the CPU 11, holds and updates the values, and outputs a value obtained by subtracting the minimum value from the maximum value as a high-frequency detection voltage at the fixed time interval.例文帳に追加

ＣＰＵ１１は、Ａ／Ｄ変換器１０から入力された信号列の最大値・最小値をＣＰＵ１１の動作クロック毎に判別し、保持更新して所定の時間間隔内で最大値から最小値を差し引いた値を高周波検波電圧として出力する。 - 特許庁

Consequently, the operation clock frequencies of the CPU cores 52 to 56 other than the CPU core 50 can be reduced and the temperature of the multicore CPU 12 can be reduced while keeping the operation clock frequency of the CPU core 50 stored in a processing priority storage part 32 at a maximum frequency, even when processing of the highest priority is allocated to the CPU core 50.例文帳に追加

これにより、優先度が最も高い処理が割り当てられているとして処理優先度格納部３２に格納されているＣＰＵコア５０の作動クロック周波数を最高の周波数に保ったまま、ＣＰＵコア５０以外のＣＰＵコア５２〜５６の作動クロック周波数を低減させ、マルチコアＣＰＵ１２の温度を下げることができる。 - 特許庁

To provide a display panel suppressing deterioration in maximum luminance in spite of increase in the number of lines of electron emission elements, widening a pulse width of a pulse driving the display panel, and lowering a clock frequency.例文帳に追加

電子放出素子の行数を増やしても最高輝度の低下を抑えることができ、また、表示パネルを駆動するパルスのパルス幅を広くしたり、クロック周波数を低くすることができる表示パネルを提供する。 - 特許庁

To provide an oscillator that suppresses frequency variations of a clock signal caused by voltage changes of a signal at each node by bringing maximum and minimum voltages at a node as a connection point to an inverter to optimum voltages.例文帳に追加

インバータとの接続点であるノードの最高電圧及び最低電圧が最適な電圧になるようにし、各ノードの信号の電圧の変化によって生じるクロック信号の周波数のずれを抑えることのできる発振器を提供する。 - 特許庁

The transmission side amplifying circuit 32 is equipped with a boosting circuit 42 consisting of a frequency division circuit 41 for frequency dividing a modulation signal (CLK) modulating transmission data by using a clock, a voltage shifter 43 for shifting a level of the frequency divided modulation signal in a direct-current manner and a maximum value holding circuit 44 for holding a peak value of the level shifted modulation signal.例文帳に追加

送信側増幅回路３２は、送信データをクロックを用いて変調した変調信号（ＣＬＫ）を分周する分周回路４１と、分周した変調信号を直流的にレベルシフトする電圧シフタ４３と、レベルシフトした変調信号のピーク値を保持する最大値保持回路４４とからなる昇圧回路を備えている。 - 特許庁

A transfer rate mode determination part 440 determines the ratio of the measured effective transfer rate to a specified transfer clock frequency in each candidate transfer rate mode, and determines a maximum efficiency transfer rate mode deemed most efficient according to the value of the ratio.例文帳に追加

転送速度モード判定部４４０は、候補の転送速度モードごとに、計測された実効転送速度と規定の転送クロック周波数との比を求め、この比の値に基づいて最も効率がよいとされる最大効率転送速度モードを判定する。 - 特許庁

To provide a spread spectrum communication system that can accurately detect a maximum correlation value without being affected by a frequency error of a reference oscillator by correcting a chip clock phase without using a highly accurate receiver-side reference oscillator.例文帳に追加

高精度の受信側基準発振器を使用することなくチップクロック位相の補正を行うことで、基準発振器の周波数誤差の影響を受けることなく最大相関値の正確な検出を可能にするスペクトラム拡散通信方式を提供する。 - 特許庁

To provide a multichannel signal processing apparatus which can confirm the deterioration in the audio quality in an ordinary multichannel signal processing apparatus for converting digital audio signals of all channels to analogue signals on based on a maximum frequency clock.例文帳に追加

最大周波数のクロックに基づいて全チャンネルのデジタルオーディオ信号をアナログ信号に変換する従来のマルチチャンネル信号処理装置における音質劣化を確認することができるようにするマルチチャンネル信号処理装置を提供すること。 - 特許庁

A formula for calculating the optimum modulation waveform is obtained as a solution of a differential equation obtained on the basis of a derivative of a frequency change in a clock signal with respect to a time and of a maximum value of the sum of impulse responses at each period of a modulation wave and is a formula of modulating the clock signal so that levels of harmonics are almost made flat.例文帳に追加

該最適変調波形を算出する式は，クロック信号の周波数変化の時間微分と変調波の各周期におけるインパルス応答の和の最大値に関する式に基づいて得られる微分方程式の解として得られるものであって，各高調波のレベルがほぼ平坦になるようにクロック信号を変調する式である。 - 特許庁

An error composition part 306 applies maximum proportion composition to a phase error signal generated based on the integral value of the inverse spread signal according to the reception level of each path, and the frequency of the reference clock signal Sck is adjusted based on this composite result.例文帳に追加

当該逆拡散信号の積分値に基づいて生成された位相誤差信号は、誤差合成部３０６において各パスの受信レベルに応じて最大比合成され、この合成結果に応じて基準クロック信号Ｓｃｋの周波数が調節される。 - 特許庁

Therefore, even when the frequency of the reference clock is switched and the charging time periods of capacitors C1 and C2 are changed, the maximum charging voltages of the capacitors C1 and C2 can be set at a half of a chargeable voltage, so that the normal PWM waveform can be outputted.例文帳に追加

従って、基準クロックの周波数が切り換えられ、コンデンサＣ１，Ｃ２の充電時間が変化した場合にも、コンデンサＣ１，Ｃ２の最大充電電圧を充電可能電圧の１／２の電圧に設定することができ、正常なＰＷＭ波形を出力することができる。 - 特許庁

The level converting circuit has limiters 11 and 14, which limit maximum values Imax and Imin of a control current and only an area where the voltage-controlled oscillation part is in normal oscillating operation is used through those limiters to improve the duty of the clock signal outputted by the voltage-controlled oscillation circuit and the stability of the frequency.例文帳に追加

上記レベル変換回路は、制御電流の最大値Ｉｍａｘと最小値Ｉｍｉｎを制限するリミッター１１，１４を有し、これらのリミッターにより電圧制御発振部の発振動作が正常に動作する領域のみを使用可能とする事により、電圧制御発振回路が出力するクロック信号のデューティや周波数の安定性を向上させることを特徴としている。 - 特許庁