「memory controller」に関連した英語例文の一覧と使い方(61ページ目) - Weblio英語例文検索

To provide a cache controller that reduces memory fetch latency and guarantees the order of a fetch and a write instruction to the same address.例文帳に追加

メモリフェッチのレイテンシを短縮することができるとともに、同一アドレスに対するフェッチと書き込み命令との順序を保障するキャッシュ制御装置を提供する。 - 特許庁

The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

To use a control board in a long life cycle without deteriorating functions or spec by enabling an NAND type flash memory controller to correspond to various NAND type flash memories.例文帳に追加

ＮＡＮＤ型フラッシュメモリコントローラを種々のＮＡＮＤ型フラッシュメモリに対応可能とし、機能やスペックを落とさずに制御基板を長いライフサイクルで使えるようにする。 - 特許庁

The base unit includes a memory device, a controller and a display unit, which are able to display relevant data information to the user in accordance with the sensed index information.例文帳に追加

ベースユニットはメモリ装置とコントローラとディスプレイユニットとを含み、それらは感知されたインデックス情報に従ってユーザに関連データ情報を表示することができる。 - 特許庁

The memory controller, then, generates a second ECC52 for the corrected data by utilizing a second error correction algorithm with a higher error correction performance than that of the first error correction algorithm.例文帳に追加

その後、メモリコントローラは、第１のエラー訂正アルゴリズムよりも訂正能力の高い第２のエラー訂正アルゴリズムを利用し、訂正したデータに対する第２ＥＣＣ５２を生成する。 - 特許庁

Then, a control section reads control data from the nonvolatile memory 36 at a timing which is different from the timing for the main controller 30 to control the LSU35 through an image reading section 32.例文帳に追加

そして、制御部は、画像読取部３２を介してメインコントローラ３０がＬＳＵ３５を制御するタイミングと異なるタイミングで不揮発性メモリ３６から制御データを読み出す。 - 特許庁

Thereafter, the gain controller 23 reads out the estimated value and the gain value from the memory 24 to suppress a sound signal with a gain value corresponding to an estimated value inputted from the calculator 5.例文帳に追加

その後、ゲイン制御部２３は、記憶部２４から推定値およびゲイン値を読み出し、演算部５から入力される推定値に応じたゲイン値で音声信号を抑制する。 - 特許庁

Thereafter, when a LOAD command is issued from a remote controller 3, etc., the CPU 11 adjusts the lens 15 and the lamp 14, using the initial adjustment values recorded in the recording memory 19.例文帳に追加

その後、リモートコントローラ３等からLOADコマンドが発行された場合、CPU１１は、記録メモリ１９に記録された初期調整値を利用して、レンズ１５やランプ１４の調整を行う。 - 特許庁

The intermediate accessory has a communication controller 41 configured to perform communication with the camera body and the camera accessory, and a memory 45 configured to store the data received from the camera accessory therein.例文帳に追加

中間アクセサリは、カメラ本体およびカメラアクセサリとの通信を行う通信コントローラ４１と、カメラアクセサリから受信したデータを記憶するメモリ４５とを有する。 - 特許庁

If the necessary table entries is small in number, a table memory controller stops power or clock supply to some of the plurality of table memories to save on power consumption.例文帳に追加

必要なテーブルエントリ数が少ないときは、テーブルメモリ制御部が、複数のテーブルメモリの一部の電源又はクロックの供給を停止し、消費電力を削減する。 - 特許庁

When the difference in correction values for each color information in the block areas is larger than a threshold, the controller corrects the correction value calculated by the calculation part and then stores it in the memory.例文帳に追加

コントローラは、各ブロック領域における色情報毎の補正値の差が閾値よりも大きいときには、算出部が算出した補正値を補正してからメモリに記憶する。 - 特許庁

To provide an image processing apparatus and method, capable of controlling a plurality of image memories with one memory access controller, and minimizing the scale of an interface.例文帳に追加

１つのメモリアクセスコントローラで複数のイメージメモリを制御し、且つインターフェースを最小限とすることができる画像処理装置および画像処理方法を提供する。 - 特許庁

To provide a controller improved in memory access latency, compared with conventional methods, when confidential information subjected to obfuscation processing in a predetermined unit is accessed.例文帳に追加

所定の単位ごとに難読化処理が施された機密情報にアクセスする際に、従来の方式に比してメモリアクセスのレイテンシを改善できるコントローラを提供する。 - 特許庁

In response to the write request, the controller blocks all read requests after confirming that data to be written is complete for the selected memory word length.例文帳に追加

書込み要求に応答して、コントローラは、書き込むべきデータが選択したメモリ語長に対して完全であることを確認した後、すべての読取り要求をブロックする。 - 特許庁

The data processing controller 10 operates plural files stored in the flash memory 32 set to the digital still camera 20 on the basis of discrimination numbers.例文帳に追加

一方、データ処理制御装置１０は、識別番号に基づいて、ディジタルスチルカメラ２０に装着されたフラッシュメモリ３２に記録されている複数のファイルの操作を行う。 - 特許庁

An image distribution controller 103 in a transmitter 104 transmits test data stored in a data memory 10 to a receiver 113 over a communication network 107.例文帳に追加

送信装置１０４の映像配信制御部１０３はデータ記憶部１０２に記憶されたテストデータを通信ネットワーク１０７を介して受信装置１１３へ送信する。 - 特許庁

A microcomputer 13 designates an area for displaying the picture signals stored in the memory 11 on a screen according to the operation of a controller 15 by a user.例文帳に追加

マイクロコンピュータ１３は、使用者のコントローラ１５の操作に応じて、メモリ１１に記憶されている記憶映像信号によって表示させる画面上の領域を指定する。 - 特許庁

The controller 20 has a memory 27 for storing data to be read and written from/in the storage device 51 and control information about data reading and writing from/in the storage device 51.例文帳に追加

コントローラ２０は、ストレージデバイス５１に読み書きされるデータとストレージデバイス５１へのデータの読み書きに関する制御情報とを格納するメモリ２７を有する。 - 特許庁

A controller 19 calculates the call volume available at present from an integrated value obtained by the traffic volume integrator 10 and the upper limit stored in the memory 20.例文帳に追加

制御部１９は、通信量積算部１０により得られた積算値と、記憶部２０に記憶された上限値とから、現在において利用可能な通話量を演算する。 - 特許庁

The LCDC plotting control part 32 of the controller 3 houses data transferred between a CPU 4 and the part 32 and the external picture data in a memory for display 31 in time-division manner.例文帳に追加

ＬＣＤコントローラ３のＬＣＤＣ描画制御部３２は、ＣＰＵ４との間の転送データと、上記外部画像データとを時分割で表示用メモリ３１へ格納する。 - 特許庁

The controller 20 comprises a backup part 27, and a microprocessor 22 writes, in access to a flash memory 10, a sequence code, a value of sequence pointer, and data of a physical block address to the backup part 27.例文帳に追加

コントローラ２０にバックアップ部２７を備え、マイクロプロセッサ２２は、フラッシュメモリ１０へのアクセス時に、シーケンスコード、シーケンスポインタの値、物理ブロックアドレスのデータをバックアップ部２７に書き込む。 - 特許庁

A memory section 92 of the transfer unit controller 26 previously stores an application time required for applying a resist liquid and a transfer time required for transferring the wafer.例文帳に追加

搬送装置制御装置２６の記憶部９２では、レジスト膜塗布に要する塗布時間とウエハＷの搬送に要する移動時間とが予め記憶されている。 - 特許庁

A display controller 211 in a programmable display unit 2 (operation display device) reads internal screen data 231 and external screen data 232 stored in a screen memory 23.例文帳に追加

プログラマブル表示器２（操作表示装置）における表示制御部２１１は、画面メモリ２３に格納された内部画面データ２３１と外部画面データ２３２とを読み出す。 - 特許庁

A data arithmetic operation unit provided in a controller of the image reading apparatus calculates an average value Ave1 of all pixels of dark output correction data already stored in a memory.例文帳に追加

画像読取装置のコントローラに設けられたデータ演算部は、メモリに既に格納されている暗出力補正データの全画素の平均値Ａｖｅ１を算出する。 - 特許庁

When the navigation system 3 generates the route guide information, the display controller 9 reads out an image data corresponding thereto from the image memory 5, to be output to the liquid crystal panel 7.例文帳に追加

ナビゲーションシステム３が経路案内情報を発生させると、表示コントローラ９はそれに対応した画像データを画像メモリ５から読み出し、液晶パネル７に出力する。 - 特許庁

To provide an error detection/correction circuit capable of efficient error correction, a semiconductor memory controller provided therewith, and an error correction method.例文帳に追加

効率の良い誤り訂正が可能な誤り検出訂正回路、前記誤り検出訂正回路を有する半導体メモリコントローラ、および誤り訂正方法を提供する。 - 特許庁

This controller circuit used for transmitting data to a programmable memory of the electronic device can be separated from a general operation processing circuit controlling general operation of the electronic device.例文帳に追加

電子装置のプログラマブルメモリにデータを伝送するのに使われるコントローラ回路は、前記電子装置の一般的な動作を制御する一般動作処理回路から分離されうる。 - 特許庁

The FETs 17a to 17c, resistance value detecting part 18 and the memory part 20 are constituted as a controller 14 on the same semiconductor substrate integrally with CPU 15.例文帳に追加

そして、ＦＥＴ１７ａ〜１７ｃ，抵抗値検出部１８及び記憶部２０を、全てＣＰＵ１５と一体に同一の半導体基板上にコントローラ１４として構成する。 - 特許庁

When the kernel of the software pipe lined loop is constructed in the loop cache memory (210), the controller (214) stalls the instruction pipe line, and executes the loop by using the cached instruction.例文帳に追加

ソフトウェア・パイプライン化ループのカーネルがループ・キャッシュメモリ（２１０）に構築されると、制御器（２１４）は命令パイプラインをストールし、キャッシュされた命令を使用してループを実行する。 - 特許庁

Accordingly, since what is viewed from a controller is that an address space is merely expanded, an interface equal to that of the conventional semiconductor memory device can be used.例文帳に追加

これにより、コントローラからは単にアドレス空間が拡大されたように見えるだけであることから、従来の半導体記憶装置と同じインターフェースを用いることが可能となる。 - 特許庁

As a result, a size of the whole data to be transferred can be made a data width unit and data transfer is enabled without performing the read modify write processing by a memory controller 13.例文帳に追加

その結果、転送するデータ全体のサイズをデータ幅単位とすることができ、メモリコントローラ（１３）によるリード・モデファイ・ライト処理を行わずにデータ転送を行える。 - 特許庁

When the number is inputted, a controller 16 reads the map corresponding to the inputted number of the second plural digits from a map memory 14 in response to the output of the input section 11.例文帳に追加

入力されたら、入力部１１の出力に応答し、制御部１６は、入力された第２複数桁の数字に対応する地図を地図メモリ１４から読出す。 - 特許庁

In such a manner, the processor and the controller 71 selectively read only the desired data if a variable length just by supplying the read start address 3 and the memory access efficiency is improved.例文帳に追加

このように、プロセッサおよびコントローラ７１は読出開始アドレス３を与えるだけで、可変長の所望データのみの選択的な読出が可能となって、メモリアクセス効率が高まる。 - 特許庁

The memory 28 stores control information related to the controller 20 and diagnostic information including various historical information and used for diagnosing the motor-driven reel.例文帳に追加

記憶部２８は、制御部２０に関連する制御情報、及び各種の履歴情報を含む電動リールを診断するための診断情報を記憶するものである。 - 特許庁

A computer system has a computer that includes a plurality of CPU sockets including one or more CPU cores, a memory controller, memories connected under the respective plurality of CPU sockets, the plurality of CPU sockets being connected to each other.例文帳に追加

コンピュータシステムは、１個または複数のＣＰＵコア、メモリコントローラ、メモリ、及びクロスバスイッチを備えたＣＰＵソケットを複数接続して構成されるコンピュータを有する。 - 特許庁

To provide a bus-protocol converting device having a burst transfer function, which prevents data transfer performance from being deteriorated when a command is executed by an external memory controller managed by an LBA.例文帳に追加

バースト転送を有するバスプロトコル変換装置において、ＬＢＡで管理された外部メモリ制御装置のコマンド実行によるデータ転送の性能低下をなくす。 - 特許庁

To provide a temperature control method, a temperature controller and a memory medium for an oven (10), capable of saving energy and rapidly responding to a new cooking temperature.例文帳に追加

エネルギを節約すること及び新たな調理温度に迅速に対応できるオーブン（１０）のための温度制御方法、温度コントローラ及びメモリ媒体を提供すること - 特許庁

To provide a semiconductor storage device capable of efficiently releasing heat generated by a nonvolatile semiconductor memory chip and a controller, and a manufacturing method thereof.例文帳に追加

不揮発性半導体メモリチップや、コントローラで発生する熱の効率的な放熱を図ることのできる半導体記憶装置とその製造方法を提供すること。 - 特許庁

Accordingly, what is viewed from a controller is that an address space is merely expanded, so that an interface equal to that of the conventional semiconductor memory can be used.例文帳に追加

これにより、コントローラからは単にアドレス空間が拡大されたように見えるだけであることから、従来の半導体記憶装置と同じインターフェースを用いることが可能となる。 - 特許庁

The controller selects a rinsing course on the basis of the temperature of the washing water received in the step S94 from a rinsing course database stored in a memory (step S120).例文帳に追加

コントローラは、メモリに記憶されているすすぎコースデータベースから、ステップＳ９４で受信した洗浄水の温度に基いてすすぎコースを選択する（ステップＳ１２０）。 - 特許庁

The DMA controller 14 sequentially designates a write address to two pixel data 32, 33 outputted from the RPU 12 and transfers the data to the main memory 13.例文帳に追加

ＤＭＡコントローラ１４は、ＲＰＵ１２から出力される２本の画素データ３２，３３をライン単位で順次に書込みアドレスを指定して主メモリ１３に転送する。 - 特許庁

Further, the information providing system is provided with a corresponding memory controller for reloading the corresponding relation of the logical concept and the physical concept stored in the portable equipment 102.例文帳に追加

情報提供システムは、さらに、携帯装置１０２に記憶された、論理概念と物理概念との対応関係を書換えるための対応記憶制御装置（図示せず）を含む。 - 特許庁

The controller 10 has a memory 17 for storing data to be read and written by/in a storage device 51 and control information about data reading and writing from/in the storage device 51.例文帳に追加

コントローラ１０は、ストレージデバイス５１に読み書きされるデータと、ストレージデバイス５１へのデータの読み書きに関する制御情報とを格納するメモリ１７を有する。 - 特許庁

When deciding that the corresponding block is defective, the flash memory controller reads the boot program stored in the next block (steps S106, S103), and decides whether or not the corresponding block is defective again.例文帳に追加

また、不良ブロックと判定した場合は、次のブロックに記憶されたブートプログラムを読み出して（ステップＳ１０６，Ｓ１０３）、不良ブロックの判定を再度行う。 - 特許庁

A medium processor 30 is provided with a processor core 1, a DMA controller 2, a D/A converter 3, an A/D converter 4, an interface 5, a main memory 6, a local bus 7, and a global bus 8.例文帳に追加

メディアプロセッサ３０には、プロセッサコア１、ＤＭＡコントローラ２、Ｄ／Ａコンバータ３、Ａ／Ｄコンバータ４、インターフェース５、主メモリ６、ローカルバス７、及びグローバルバス８が設けられる。 - 特許庁