「memory controllers」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SYSTEM PROGRAM DATA MEMORY ACCESS SYSTEM IN SYSTEM COMPOSED OF A PLURALITY OF CONTROLLERS例文帳に追加

複数制御装置からなるシステムにおけるシステムプログラムデータメモリアクセス方式 - 特許庁

CPU/memory-mounted devices 101-1 to 101-3 having a CPU 103 and a memory 106 and input-output controllers 201-1 to 201-3 are mutually connected through a network 301.例文帳に追加

ＣＰＵ103 及びメモリ106 を有するＣＰＵ・メモリ搭載装置101-1 〜101-3 と、入出力制御装置201-1 〜201-3 とをネットワーク301 により相互に接続する。 - 特許庁

To make a data terminal of a semiconductor memory arbitrarily selectable, and connect one semiconductor memory to controllers with various terminal specifications.例文帳に追加

半導体メモリのデータ端子を任意に選択可能にし、１つの半導体メモリを様々な端子仕様のコントローラに接続する。 - 特許庁

Thus, the memory may mainly perform tasks conventionally performed by memory controllers and other external devices.例文帳に追加

従って、本メモリは、従来はメモリコントローラと他の外部デバイスとで実行されるタスクを、主体的に実行することができる。 - 特許庁

To provide a nonvolatile memory card capable of coping with various kinds of memory card host controllers having different standards.例文帳に追加

規格の異なる多種類のメモリーカードホストコントローラに対応できる不揮発性メモリーカードを提供する。 - 特許庁

The buffer memory stores data which is read out from the flash memories by the memory controllers.例文帳に追加

バッファメモリは、前記メモリコントローラにより前記フラッシュメモリから読み出されたデータを格納する。 - 特許庁

In an embodiment, a data storage device comprises memory controllers, a buffer memory, and a read controller.例文帳に追加

実施形態によれば、データ記憶装置は、メモリコントローラと、バッファメモリと、リードコントローラとを具備する。 - 特許庁

To provide a memory control system whose processing capability is higher than that of a memory control system on which two controllers are loaded.例文帳に追加

コントローラを二台搭載した記憶制御システムよりも処理能力の高い記憶制御システムを提供する。 - 特許庁

To provide a synchronous type memory card conversion adapter which copes with a synchronous type memory card host controllers of a plurality of specifications.例文帳に追加

複数の規格の同期式メモリーカードホストコントローラに対応できる同期式メモリーカード変換アダプタを提供する。 - 特許庁

To provide a disk array system capable of making a plurality of disk array controllers possible to be operated as one disk array controller, suppressing lowering of performance due to a copy processing of a shared memory part among the plurality of disk array controllers and presenting the performance in proportion to the number of controllers.例文帳に追加

複数台のディスクアレイ制御装置を１つのディスクアレイ制御装置として運用できるようにし、複数のディスクアレイ制御装置間での共有メモリ部のコピー処理による性能低下を抑え，台数に比例した性能を出せるディスクアレイシステムを提供する。 - 特許庁

A global bus for transferring data among a plurality of controllers belonging to each group is provided, and a serial-global bus for transferring data among controllers of each group provided with the cache memory is provided so as to copy program data among controllers.例文帳に追加

各群に属する複数の制御装置の間でデータを転送するグローバルバスを設け，キャッシュメモリを設けた各群の制御装置の間でデータを転送するシリアル・グローバルバスを設け，プログラムデータを制御装置間でコピーするよう構成する。 - 特許庁

One memory controller is configured so as to build the checksum in one of the memory locations, and the indicator shows a memory controller that can update one memory location of the checksum among other memory controllers.例文帳に追加

メモリ・コントローラの１つは、その記憶位置の１つにチェックサムを構築するよう構成され、標識は、他のメモリ・コントローラのうちチェックサムの１つの記憶位置を更新できるものを示す。 - 特許庁

The module is capable of controlling snoop traffic recognized by one or more memory controllers in the data processing system, furthermore, using a local memory attached to the memory controllers for storing trace record.例文帳に追加

この装置は、バストレースマクロ（ＢＴＭ）モジュールを含み、これは、データ処理システムにおいてメモリコントローラの１つ以上が認識するスヌープトラフィックを制御することができ、更に、トレースレコードを格納するために、メモリコントローラに取り付けられたローカルメモリを利用することができる。 - 特許庁

To provide a network on chip (NOC) that includes integrated processor (IP) blocks, routers, memory communications controllers, and network interface controllers.例文帳に追加

統合プロセッサ（ＩＰ）・ブロック、ルータ、メモリ通信制御装置およびネットワーク・インターフェース制御装置を含むネットワーク・オン・チップ（ＮＯＣ）を提供すること。 - 特許庁

A supervisory device 100 is connected with plural controllers and data managed by the identifiers (TAG) of respective controllers are merged on a memory 101 of the supervisory device.例文帳に追加

監視装置１００と複数の制御装置が接続され、各制御装置が識別子（ＴＡＧ）で管理しているデータを監視装置のメモリ１０１上で統合する。 - 特許庁

In the case of access from main and external controllers to a synchronous dynamic random access memory(SDRAM) 11, the bus controller 12 arbitrates the access requests of these respective controllers through an arbitrating circuit part 25.例文帳に追加

バス制御コントローラ１２は、調停回路部２５にてＳＤＲＡＭ１１にメイン及び外部コントローラがアクセスするに際してその各コントローラのアクセス要求を調停する。 - 特許庁

The fixed number of controllers constitutes a group, only one controller of the one group or two controllers including its standby controller are provided with the SPM for storing software of the entire controllers in the system, and the controller provided with the SPM in a plurality of groups and one or two controllers in each of the other groups are provided with a cache memory holding a portion of copy of the SPM.例文帳に追加

一定個数の制御装置により群を構成し，一つの群の１つまたはその予備を含む２つの制御装置にだけシステム内制御装置全体のソフトウェアを格納するＳＰＭを設け，複数群の中のＳＰＭを設けた制御装置及び他の各群のそれぞれの中の１つまたは２つの制御装置にＳＰＭの一部のコピーを保持するキャッシュメモリを設ける。 - 特許庁

This nonvolatile memory card includes: two or more memory card controllers having different standards; a memory card controller changeover switch making one of the memory card controllers in an effective state by a changeover from the outside; and a nonvolatile memory read or written with data from an external device by control of the memory card controller in the effective state.例文帳に追加

２つ以上の異なる規格のメモリーカードコントローラと、外からの切り替えによりメモリーカードコントローラのうちの一つを有効な状態にするメモリーカードコントローラ切替スイッチと、有効な状態であるメモリーカードコントローラの制御により外部の装置からデータを読み込まれ若しくは書き込まれる不揮発性メモリーを含む不揮発性メモリーカードを提供する。 - 特許庁

The nonvolatile memory card comprising a nonvolatile memory and a plurality of different kinds of nonvolatile memory card controllers, comprises a nonvolatile memory controller common to the plurality of different kinds of nonvolatile memory card controllers, wherein data access between the nonvolatile memory and the individual nonvolatile memory card controllers is performed through the nonvolatile memory controller.例文帳に追加

不揮発性メモリと、複数の異なる種類の不揮発性メモリカードコントローラを備える不揮発性メモリカードであって、複数の異なる種類の不揮発性メモリカードコントローラに共通する不揮発性メモリコントローラを備え、上記不揮発性メモリと、個々の不揮発性メモリカードコントローラとのデータのアクセスは、上記不揮発性メモリコントローラを介して行われることを特徴とする不揮発性メモリカードを提供する。 - 特許庁

These controllers offer increased random access memory (RAM) from 256 Bytes to 512 Bytes and a hardware watch dog timer. 例文帳に追加

これらのコントローラは, 256バイトから512バイトに増やしたRAMと, ハードウェア・ウォッチドッグタイマとを提供します. - コンピューター用語辞典

A master system and a slave system are separated by data buses for the memory controllers to ensure independence of each system.例文帳に追加

また、主系、従系をメモリコントローラのデータバスにて切り分けを行ない、それぞれの系の独立性を確保した。 - 特許庁

Storage controllers 1A, 1B of respective sites each comprise a hard disk and a flash memory device, which consume different amounts of power.例文帳に追加

各サイトの記憶制御装置１Ａ，１Ｂは、消費電力の異なるハードディスク及びフラッシュメモリデバイスをそれぞれ備える。 - 特許庁

The processor system further comprises direct memory access controllers 306-1 to 306-m connected to the system bus line 305.例文帳に追加

システムバスライン３０５に接続されるダイレクトメモリアクセスコントローラ３０６−１〜３０６−ｍを更に備える。 - 特許庁

The memory controllers perform parallel data access to flash memories on the basis of a read command from a host.例文帳に追加

メモリコントローラは、ホストからのリードコマンドに基づいて、フラッシュメモリから並列にデータをアクセスする。 - 特許庁

The first and second divided signal controllers comprise first and second frame memory groups, which sequentially store divided signals for a plurality of frames.例文帳に追加

第1、第２の分割信号制御部は、複数フレームのための分割信号を順次格納する第１、第２のフレームメモリグループを含む。 - 特許庁

The IC chips include controllers 10_1-10_3, respectively, for controlling operations of the IC tag modules and memory units 11_1-11_3 constituted of nonvolatile memories.例文帳に追加

各ＩＣチップはＩＣタグモジュールの動作を制御する制御部１０_１〜１０_３と不揮発性のメモリからなるメモリ部１１_１〜１１_３とを有する。 - 特許庁

The CPU 2 and 3 connected to a bus B1 operate in parallel, and perform access to the memory controllers 11 and 12.例文帳に追加

バスＢ１に接続されたＣＰＵ２，３は、並列に動作してメモリコントローラ１１，１２にアクセスする。 - 特許庁

The respective DMA controllers are constituted to be coupled to respective memory buses, so as to control the respective control busses.例文帳に追加

各ＤＭＡコントローラは、各メモリバスに結合され、各メモリバスを制御するように構成される。 - 特許庁

It is arranged so that different pieces of tracking data can be stored commonly by the respective controllers in their memory means through the facility LAN.例文帳に追加

そして設備ＬＡＮを介することで、各設備コントローラがそれぞれの記憶手段にトラッキングデータを共通に記憶できるようにされている。 - 特許庁

This device is provided with plural disk array controllers 2 for controlling the recording and reproducing operation of data to a plurality of disk drives 8 corresponding to a command from a host device and controlling the input/output of reproduced data to the prescribed cache memory and each of these disk array controllers 2 is provided with one cache memory 4, which can be shared by each of relevant disk array controllers 2.例文帳に追加

上位装置からの指令により複数のディスクドライブ８に対するデータの記録再生動作を制御すると共に所定のキャッシュメモリに対する再生データの入出力を制御する複数のディスクアレイコントローラ２を備え、この各ディスクアレイコントローラ２に、当該各ディスクアレイコントローラ２が共用可能な一つのキャッシュメモリ４を併設することとした。 - 特許庁

A memory bus multiplexer is connected between a subsystem memory bus and the each DMA controller, and is set to make all DMA controllers control the respective memory buses, using an arbiter.例文帳に追加

メモリバスマルチプレクサは、サブシステムメモリバスと各ＤＭＡコントローラとの間に結合され、アービタを用いて、如何なるＤＭＡコントローラもメモリバスを制御可能なようにメモリバスマルチプレクサを設定する。 - 特許庁

Moreover, write and read controllers 33, 34 for FiFo memory stop read or write operation to the FiFo memory and also initialize the memory by the held overflow signal.例文帳に追加

また、ＦｉＦｏメモリへの書き込み・読み出しアドレスコントローラ３３，３４は、ホールドされたオーバーフロー信号によって、ＦｉＦｏメモリへの書き込み、あるいは読み出し動作を停止、かつ、初期化する。 - 特許庁

The memory system include, for each memory bank, first switching logic for receiving an output for each link controller, and for conveying the output of only one of the link controllers to the memory bank.例文帳に追加

メモリバンクごとに、リンク制御部ごとの出力を受け取り、そのリンク制御部のうちの1つだけの出力をメモリバンクに伝えるための第1のスイッチングロジックがある。 - 特許庁

When a data string is transmitted in a block from the host bridge 11, at least one memory controller writes into the memory parity information that is calculated based on a plurality of data constituting the data string, and a plurality of other memory controllers write into respective memories the data selected from the data string so as not to be overlapped among the plurality of other memory controllers.例文帳に追加

ホストブリッジ部１１からデータ列が一括伝送されたとき、少なくとも１つのメモリコントローラは、そのデータ列を構成する複数のデータに基づいて算出したパリティ情報をメモリに書き込み、他の複数のメモリコントローラ部は、他の複数のメモリコントローラの間で重複しないようにデータ列から選択したデータを各々メモリに書き込む。 - 特許庁

A bus mediation part 9 mediates a bus request and an access request from respective controllers 7, 8 and 10 and converts a logical address for access to the frame memory 4 provided from the respective controllers to a real address for improving the cache hit rate.例文帳に追加

バス調停部９は、各コントローラ７、８、１０からバス要求、アクセス要求を調停するとともに、各コントローラから提供されるフレーメモリ４へのアクセスのための論理アドレスをキャッシュヒット率が向上するような実アドレスに変換する。 - 特許庁

To quickly perform updating operation during program revising at a low cost when the function of a system provided with a SPM (system program data memory) is expanded to make controllers integral multiple about the SPM access system in a system composed of a plurality of controllers.例文帳に追加

本発明は複数の制御装置からなるシステムにおけるシステムプログラムデータメモリ（ＳＰＭ）アクセス方式に関し，ＳＰＭを備えたシステムの機能を拡張して制御装置を整数倍した場合に低コストでプログラムの改版時の更新動作を迅速に行うことを目的とする。 - 特許庁

A graphic processor comprises two or more graphic controllers which generate drawing data according to drawing commands and a frame memory where the generated drawing data can be written at random and frame image data can be read out in sequence at the same time, and which is common to the graphic controllers.例文帳に追加

描画コマンドに基づいて描画データを生成する２以上のグラフィックコントローラと、生成された描画データのランダム書き込み及びフレーム画像データの順次読み出しを同時に行うことができる各グラフィックコントローラに共通のフレームメモリとを備えて構成される。 - 特許庁

This data access method in a multichannel flash memory comprises preparing the scheduled quantity of information channels between a plurality of flash memories and flash memory controllers at first.例文帳に追加

マルチチャンネルのフラッシュメモリにおけるデータアクセス方法は、先ず複数個のフラッシュメモリ、フラッシュメモリコントローラの間に予定数量の情報チャンネルを作成する。 - 特許庁

Thus, dynamic expansion of modules, use of external memory systems, scalability of memory systems and scalability and/or connectivity of array controllers to create big storage complexes, etc., are realized.例文帳に追加

これによって、モジュールの動的拡張、外部メモリ・システムの利用、メモリ・システムのスケーラビリティ、大容量の記憶コンプレックスを作成するアレイ・コントローラのスケーラビリティ及び／又は接続性などが実現される。 - 特許庁

The semiconductor device 1 comprises the flash memory 3 having a plurality of blocks and controllers 2, 4 for accessing the flash memory 3.例文帳に追加

本発明に係る半導体装置１は、複数のブロックを有するフラッシュメモリ３と、そのフラッシュメモリ３にアクセス可能なコントローラ２，４とを備える。 - 特許庁

To provide a direct access memory controller which gives priority to storage device access according to the ratio of storage device access quantities as to multiple direct memory access controllers which interlock.例文帳に追加

連動する複数のダイレクトメモリアクセス制御装置について、記憶装置アクセス量の比率に応じて記憶装置アクセスが優先されるダイレクトメモリアクセス制御装置を提供する。 - 特許庁

A first bus 11 and a second bus 12 are connected to each other via a bus repeater 13 having a buffer memory; and DMA (direct memory access) controllers 22 and 27 are connected to the buses 11 and 12, respectively.例文帳に追加

第１のバス１１と第２のバス１２とはバッファメモリを有するバス中継器１３を介して接続され、各バス１１、１２にはＤＭＡ（ダイレクトメモリアクセス）コントローラ２２、２７が接続される。 - 特許庁

The control device comprises a single card socket (117) responding to a plurality of memory cards differed in kind; and a plurality of controllers (113, 116) allowing operation control of the memory cards.例文帳に追加

互いに種類が異なる複数のメモリカードに対応する単一のカードソケット（１１７）と、上記メモリカードの動作制御を可能とする複数のコントローラ（１１３，１１６）と、上記カードソケットとを設ける。 - 特許庁

The memory control device is provided with memory controllers 9a, 9b for mutually monitoring and controlling data flowing in a shared bus 7 in order to evade the interference of data in the bus 7.例文帳に追加

本発明は上記共有バス７でのデータの干渉を避けるために、上記共有バスに流れるデータを相互に監視制御する上記メモリコントローラ９ａ、９ｂを備えるようにしている。 - 特許庁

To provide a data transfer apparatus, data transfer method, data transfer program and recording medium, in which access requests from a plurality of direct memory access controllers (DMACs) of different priorities to a memory can be appropriately arbitrated by changing the priorities.例文帳に追加

優先順位の異なる複数のＤＭＡＣからのメモリへのアクセス要求を優先順を変更して適切に調停するデータ転送装置、データ転送方法、データ転送プログラム及び記録媒体を提供する。 - 特許庁