「memory controllers」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To achieve handshake communication for performing communication while checking data transmission and reception in a communication method between controllers using a transfer memory.例文帳に追加

転写メモリを用いたコントローラ間の通信方法において、データの送受信を確認しながら通信を行うハンドシェイク通信を実現することを目的とする。 - 特許庁

To eliminate the necessity for memory backup functions of each set point for controlling a motor in plural motor controllers for individually controlling the driving motor for each spindle.例文帳に追加

各錘毎の駆動モータを個別に制御する複数のモータ制御装置におけるモータ制御用の設定値のメモリバックアップ機能を不要にする。 - 特許庁

The picture display control system comprises a CPU 50 for supervising/commanding the whole picture display controlling function and various controllers including a graphic memory controller 6.例文帳に追加

画像表示制御システムは、画像表示制御機能の全体を統括・指令するＣＰＵ５０と、グラフィックメモリコントローラ６を含む各種コントローラを有する。 - 特許庁

The memory circuit comprises data banks able to receive data words, and address controllers associated to the data banks and able to organize a reading or writing access of the data in the internal memory of the memory circuit, while minimizing the number of data banks used.例文帳に追加

メモリ回路は、使用されるデータバンク数を最少にするために、データワードを受容することができるデータバンクと、このデータバンクと協働し、メモリ回路の内部メモリでのデータの読み取り又は書込みアクセスを構成できるアドレスコントローラとを含む。 - 特許庁

The semiconductor storage device is equipped with: the plurality of nonvolatile memories 10_0-10_x; a plurality of memory controllers 32_0-32_x connected to the plurality of nonvolatile memories 10_0-10_x; and an arbitration circuit 30 for controlling the timing of permitting one of the program, erase, and read operations via the plurality of memory controllers 32_0-32_x.例文帳に追加

複数の不揮発性メモリ１０_０〜１０_ｘと、複数の不揮発性メモリ１０_０〜１０_ｘに接続された複数のメモリコントローラ３２_０〜３２_ｘと、複数のメモリコントローラ３２_０〜３２_ｘのプログラム、イレース、リードのいずれかの動作を許可するタイミングを制御する調停回路３０とを具備する半導体記憶装置。 - 特許庁

A bus mediation part 9 mediates a bus request and an access request from respective controllers 7, 8 and 10 and converts a logical address for access to the frame memory 4 provided from the respective controllers to a real address for improving the cache hit rate.例文帳に追加

バス調停部９は、各コントローラ７、８、１０からバス要求、アクセス要求を調停するとともに、各コントローラから提供されるフレーメモリ４へのアクセスのための論理アドレスをキャッシュヒット率が向上するような実アドレスに変換する。 - 特許庁

To provide a data transfer apparatus, data transfer method, data transfer program and recording medium, in which access requests from a plurality of direct memory access controllers (DMACs) of different priorities to a memory can be appropriately arbitrated by changing the priorities.例文帳に追加

優先順位の異なる複数のＤＭＡＣからのメモリへのアクセス要求を優先順を変更して適切に調停するデータ転送装置、データ転送方法、データ転送プログラム及び記録媒体を提供する。 - 特許庁

A graphic processor comprises two or more graphic controllers which generate drawing data according to drawing commands and a frame memory where the generated drawing data can be written at random and frame image data can be read out in sequence at the same time, and which is common to the graphic controllers.例文帳に追加

描画コマンドに基づいて描画データを生成する２以上のグラフィックコントローラと、生成された描画データのランダム書き込み及びフレーム画像データの順次読み出しを同時に行うことができる各グラフィックコントローラに共通のフレームメモリとを備えて構成される。 - 特許庁

To provide a memory control device capable of being shared by controllers of electronic equipment differed in the connecting form of a ROM storing a starting program.例文帳に追加

起動時用プログラムを格納したＲＯＭの接続形態が異なる電子機器のコントローラに対して、共通に用いることができるメモリ制御装置を提供する。 - 特許庁

Controllers (312, 322) maps automatically a unit of a first main storage cell to a unit of a second storage cell again mapping to the command signal without interrupting access for memory data.例文帳に追加

コントローラ(312,322)は、メモリデータへのアクセスを中断することなく、コマンド信号に応答して前記第１の主記憶セルのユニットを自動的に第２の記憶セルのユニットへ再マッピングする。 - 特許庁

A data mixer circuit 113 generates the output signal from main data and sub data synchronously read from the main memory 12 by the DMA controllers 111, 112.例文帳に追加

データミキサ回路１１３は、ＤＭＡコントローラ１１１，１１２によって主メモリ１２から同期して読み出されるメインデータおよびサブデータから出力信号を生成する。 - 特許庁

The distributed memory multiprocessor system includes a plurality of cells communicatively coupled to each other and collectively including a plurality of processors, caches, main memories and cell controllers.例文帳に追加

分散メモリマルチプロセッサシステムが、複数のセルが互いに通信可能に結合され、該複数のセルは全体として複数のプロセッサとキャッシュとメインメモリとセルコントローラとを含む。 - 特許庁

To enable the reduction of the quantity of a memory mounted on the execution board of a program module, and the decrease of a work for specification change common to models of protection controllers.例文帳に追加

プログラムモジュールの実行基板上に実装するメモリ量の削減、および、保護制御装置の機種共通の仕様変更のための作業の軽減を可能とする。 - 特許庁

An EEPROM 114 installed at the display controller 110 is divided to 4 memory regions 114A to 114D for memorizing information for each of the controllers and writing-in the information in any of the four memory regions 114A to 114D by responding to the demands of writing-in from each of the controllers through the CAN transmission bus 100.例文帳に追加

表示コントローラ１１０が備えるＥＥＰＲＯＭ１１４は、各コントローラに関する情報を記憶するために４つの記憶領域１１４Ａ〜１１４Ｄに分割されており、ＣＡＮ通信バス１００を介して送信される各コントローラからの書込み要求に応じて４つの記憶領域１１４Ａ〜１１４Ｄの何れかに情報を書込む。 - 特許庁

To provide a nonvolatile memory card that can be used with host controllers and card slots for nonvolatile memory cards of any standards when there are a plurality of types of nonvolatile memory cards of similar electrical characteristics and shapes but different standards.例文帳に追加

電気的特性及び形状が類似しているが規格が異なる複数種類の不揮発性メモリカードが存在する場合、それらのうちのどの規格の不揮発性メモリカードのためのホストコントローラ及びカード挿入台においても、利用することができる不揮発性メモリカードを開発する。 - 特許庁

An extra bus control apparatus 2 comprises a first and a second extra bus controllers 15 and 16 corresponded respectively to a plurality of devices, such as a SRAM (Static Random Access Memory) and a DRAM (Dynamic Random Access Memory) connected to an extra bus EXBUS, and an extra bus arbiter 17.例文帳に追加

外部バス制御装置２は、外部バスＥＸＢＵＳに接続された複数の装置（例えば、ＳＲＡＭ、ＤＲＡＭ）に各々対応した第１及び第２バスコントローラ１５、１６と、外部バスアービタ１７とを有している。 - 特許庁

To quickly perform updating operation during program revising at a low cost when the function of a system provided with a SPM (system program data memory) is expanded to make controllers integral multiple about the SPM access system in a system composed of a plurality of controllers.例文帳に追加

本発明は複数の制御装置からなるシステムにおけるシステムプログラムデータメモリ（ＳＰＭ）アクセス方式に関し，ＳＰＭを備えたシステムの機能を拡張して制御装置を整数倍した場合に低コストでプログラムの改版時の更新動作を迅速に行うことを目的とする。 - 特許庁

Memory controllers 11 and 12 respectively include an operation accepting part port 14 for the access of a CPU 2 and an operation accepting part port 15 for the access of a CPU 3, an image IP group and a DSP 13.例文帳に追加

メモリコントローラ１１，１２には、ＣＰＵ２のアクセス用の動作受け付け部ポート１４とＣＰＵ３、画像ＩＰ群、およびＤＳＰ１３のアクセス用となる動作受け付け部ポート１５を備える。 - 特許庁

To reduce mirroring processing in data writing to a cache memory to enable a high-speed operation in a storage control device for controlling a physical disk group according to a host access by a pair of controllers.例文帳に追加

一対のコントローラにより、ホストアクセスに応じて物理デイスク群を制御するストレージ制御装置において、キャッシュメモリへのデータライト時のミラーリング処理を軽減し、高速動作を可能とする。 - 特許庁

A television signal receiving system includes a deinterleaving network 18 containing first and second deinterleaving functions associated with respective memory controllers 20, 25.例文帳に追加

テレビジョン信号受信システムはデインタイービング・ネットワーク１８を含んでおり、デインタリービング・ネットワークには、それぞれのメモリ・コントローラ２０，２５に関連づけられた第１および第２デインタリービング機能が収められている。 - 特許庁

The television signal receiving system includes a deinterleaving network (18) containing first and second deinterleaving functions associated with respective memory controllers (20, 25).例文帳に追加

テレビジョン信号受信システムはデインタイービング・ネットワーク（１８）を含んでおり、デインタリービング・ネットワークには、それぞれのメモリ・コントローラ（２０，２５）に関連づけられた第１および第２デインタリービング機能が収められている。 - 特許庁

There are provided a memory 8 for recording information; and controllers 2, 3, 5, 6, 7 for applying an unspecified voltage, which is so high as to break an electric circuit 33, to the electric circuit 33 arranged in the memory 8 in response to a predetermined operation.例文帳に追加

情報を記録する記憶装置８と、所定の操作に応答して、記憶装置８が備えている電気回路３３に電気回路３３が壊れる程度に高い規定外電圧を印加する制御装置２、３、５、６、７とを備えている。 - 特許庁

The transfer conciliator performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to transfer requests from the first and the second data transfer controllers.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対してバッファメモリに対する書き込み方向の転送と前記バッファメモリに対する読み出し方向の転送とを時分割制御する。 - 特許庁

The disk array control unit comprises a processor 1, a memory controller 2, a memory 3, a battery 4, SCSI controllers 5 and 6, a PCI bus interface 7, a Slow bus interface 8, an NVRAM 9, an FROM 10, and a backup memory 11, and these components are connected with each other through a local bus to perform a mutual data communication.例文帳に追加

ディスクアレイ制御装置２０は、プロセッサ１と、メモリコントローラ２と、メモリ３と、バッテリ４と、ＳＣＳＩコントローラ５、６と、ＰＣＩバスインタフェース７と、Ｓｌｏｗバスインタフェース８と、ＮＶＲＡＭ９と、ＦＲＯＭ１０と、バックアップメモリ１１と、により構成され、ローカルバスを介して接続され、相互にデータ通信を行うように構成される。 - 特許庁

When detecting the abnormality of a display data signal, each of timing controllers included in the liquid crystal panel driving device generates the abnormal display data signal, transmits the signal to other timing controllers via an abnormality detection line and outputs an image data upon abnormality stored in an image data memory in accordance with the abnormal display data signal.例文帳に追加

液晶パネル駆動装置に含まれるタイミングコントローラの各々が、表示データ信号の異常を検出して生成した異常検出信号を、異常検出ラインを介して他のタイミングコントローラに伝達すると共に、該異常検出信号に応じて画像データメモリに記憶されている異常時画像データを出力する。 - 特許庁

For each buffer memory, the controllers 10 and 20 have a means for executing a firmware to read data from the buffer memory and synchronizing executions of the firmwares in accordance with a predetermined order of data originating from buffer memories required in the data sequence to be transferred to addresses.例文帳に追加

各バッファメモリ毎に、コントローラ１０、２０は、ファームウェアを実行してバッファメモリからデータを読み取り、アドレスに転送されるデータシーケンス内で要求されるバッファメモリから発せられたデータの所定の順序に応じて、ファームウェアの実行を同期させる手段を備える。 - 特許庁

System controllers 5a and 5b are provided with communicating terminals 7a and 7b to deliver various data stored in memory devices 6a and 6b, which are equipped with common memory areas to store various data to be jointly owned.例文帳に追加

システムコントローラ５ａ，５ｂには各種データを共有するため記憶手段として共有記憶領域を備えた記憶装置６ａ，６ｂ及びこれら記憶装置６ａ，６ｂに記憶されている各種データの受渡しを行う通信端末７ａ，７ｂが設けられている。 - 特許庁

The control device further comprises a selection circuit (S1-S6) for forming signal transmission paths between the card socket and the plurality of controllers, and a CPU (111) capable of performing processing for selectively involving the controller corresponding to each memory card in operation control of the memory card.例文帳に追加

さらに上記複数のコントローラとの間の信号伝達経路を形成する選択回路（Ｓ１〜Ｓ６）と、上記メモリカードに対応するコントローラを選択的に上記メモリカードの動作制御に関与させるための処理を実行可能なＣＰＵ（１１１）とを設ける。 - 特許庁

To correct an uncorrectable error which is caused in an information processor for assigning data to a plurality of memories and performing processing while synchronizing memory controllers for controlling the respective memories.例文帳に追加

本発明は、データを複数のメモリに割り当て、それぞれのメモリを制御するメモリコントローラを同期して処理する情報処理装置において発生する訂正不可能なエラーエラーを訂正することを目的とする。 - 特許庁

A plurality of bus bridge circuits 2 and memory controllers 3 are prepared, and the bus bridge circuits 2 are connected to a CPU 1, a core I/O bridge circuit 6, and an I/O bridge circuit 7 point-to-point.例文帳に追加

バスブリッジ回路２やメモリコントローラ３を複数用意し、各バスブリッジ回路２と、ＣＰＵ１、コアＩ／Ｏブリッジ回路６及び、Ｉ／Ｏブリッジ回路７とをＰｏｉｎｔ−ｔｏ−Ｐｏｉｎｔにて接続する。 - 特許庁

The controllers 41-1, 41-2, or the like, are provided respectively with connectors 41C for plugging ROMs thereinto and control programs for reloading is copied onto a memory part 41B from the ROMs plugged into the connectors 41C.例文帳に追加

制御装置４１−１，４１−２，・・・には、ＲＯＭを差し込むためのコネクタ４１Ｃを設け、該コネクタ４１Ｃに差し込まれたＲＯＭから書換え用の制御プログラムを記憶部４１Ｂにコピーする。 - 特許庁

In the memory device, an IC chip part comprises an interface part 11 for connection, address controllers 12 and 13 for setting optional address information required to store optional data in the memory device, and a sense amplifier 14 for determining whether data reproduced from a data storing part is '0' or '1'.例文帳に追加

ＩＣチップ部は、接続用インターフェース部１１、任意のデータを前記メモリ装置へ格納するために必要な任意のアドレス情報を設定するアドレス・コントローラ１２，１３、前記データ格納部から再生されたデータが‘０’か‘１’かを判別するためのセンスアンプ１４から構成される。 - 特許庁

A communication circuit 206 in the input-output controllers 201-1 receives, through the network 301, an input-output instruction from the CPU/memory-equipped devices 101-1 that has been allocated to own device previously, and transmits the answer therefor through the network 301.例文帳に追加

入出力制御装置201-1 の通信回路206 は、自装置に事前に割り当てられたＣＰＵ・メモリ搭載装置101-1 からの入出力命令をネットワーク301 経由で受信し、その応答をネットワーク301 経由で送信する。 - 特許庁

To shorten processing time to be spent on a memory access request in an information processor equipped with a plurality of storage parts and a plurality of system controllers for sharing communication control.例文帳に追加

複数の記憶部とこれら複数の記憶部に対する通信制御を分担する複数のシステムコントローラとをそなえた情報処理装置において、メモリアクセス要求にかかる処理時間を短縮できるようにする。 - 特許庁

The multi-timing control section includes a plurality of timing controllers which in turn reads data from the memory element, in response to a reset signal and outputs a power supply control signal to control the timing of the output of an analog power supply.例文帳に追加

マルチタイミング制御部は、リセット信号に応答して順次にメモリ素子からデータを読み込む複数のタイミングコントローラーを含み、アナログ電源の出力のタイミングを制御する電源制御信号を出力する。 - 特許庁

The controllers are equipped with memory means 2a and 2b for storing the tracking data concerning the object to be transported and also a facility LAN 6 to connect the controller with each other directly.例文帳に追加

その各設備コントローラには、搬送対象物品に関するトラッキングデータを記憶するための記憶手段２ａ、２ｂが設けられるとともに、各設備コントローラ同士を直接的に接続する設備ＬＡＮ６が設けられている。 - 特許庁

The monitor loads/compares application programs en bloc from a maintenance tool to individual controllers for control rods, which diagnose a failure in a memory area before the execution of batch loading.例文帳に追加

本発明は、保守ツールより複数の制御棒個別制御装置へアプリケーションプログラムを一括ローディング／コンペアするものであり、制御棒個別制御装置は一括ローディング実行前にメモリエリアの故障診断を行うものである。 - 特許庁

DMA controllers 201-204 of an ASIC 112 mounted on a controller part transfer images data stored in a memory 115 to a write control part 104 of an engine part in the order required for write processing by a multibeam.例文帳に追加

コントローラ部に搭載したＡＳＩＣ１１２のＤＭＡコントローラ２０１〜２０４が、メモリ１１５に記憶された画像データをマルチビームによる書き込み処理に必要な順番でエンジン部の書き込み制御部１０４へ転送する。 - 特許庁

The virtualization agent is connected to the system memory through a first interface, and connected to the physical device controller through a second interface, and adapted to represent he physical device controller as a plurality of virtual device controllers assigned to the plurality of virtual machines, and inject transactions to the first interface and the second interface on behalf of a plurality of the virtual device controllers.例文帳に追加

仮想化エージェントは、第１インタフェースを介してシステムメモリに結合し、第２インタフェースを介して物理的デバイスコントローラに結合し、物理的デバイスコントローラを複数の仮想マシンへ割り当て可能な複数の仮想デバイスコントローラとして表現し、複数の仮想デバイスコントローラを代表して第１インタフェースおよび第２インタフェースへトランザクションをインジェクトする。 - 特許庁

A bus controller 30 is equipped with a processor bus 2 for connecting a processor 1, a memory bus 12 for connecting a memory, a common bus 4 for connecting plural processors 1 to each other, and circuits 31 to 40 which allow respective processors 1 to share the spaces of memories 13 connected to the memory buses 12 of respective bus controllers 30 when plural processors 1 are connected through the common bus 4.例文帳に追加

バス制御装置３０は、プロセッサ１を接続するためのプロセッサバス２と、メモリを接続するためのメモリバス１２と、複数のプロセッサ１を相互に接続する共通バス４と、複数のプロセッサ１が共通バス４を介して接続されたときプロセッサ１夫々がバス制御装置３０夫々のメモリバス１２に接続されたメモリ３の空間を共有するための回路３１〜４０とを具備する。 - 特許庁

Controllers are connected to microprocessors and data pipes, controll message transmission between the message network and each of the second directors, and further controll data between input in each of the second directors and the cache memory.例文帳に追加

コントローラがマイクロプロセッサおよびデータ・パイプに結合され、メッセージ・ネットワークと第２ディレクタのかかる１つとの間のメッセージの転送を制御し、更に第２ディレクタのかかる１つの入力とキャッシュ・メモリとの間のデータを制御する。 - 特許庁

Signal patterns of infrared data corresponding to desired operation of a plurality of external devices to be remotely controlled are stored in a signal pattern table in a memory 11 by operating buttons corresponding to the desired operations on remote controllers of the external devices.例文帳に追加

遠隔操作を行う複数の外部機器のリモコンの所望の動作に対応するボタンを操作して、該各外部機器の所望の動作に対応する赤外線データの信号パターンをメモリ１１の信号パターンテーブルに記憶しておく。 - 特許庁

To provide an image forming apparatus having a plurality of controllers, and capable of reducing constraints imposed on high-speed operation and a cost reduction caused by memory bus congestion or processor communication path congestion.例文帳に追加

複数の制御装置を有する画像形成装置において、メモリバスまたはプロセッサ通信路における輻輳による高速化への制約や低コスト化への制約を軽減することができる画像形成装置を提供することを目的とする。 - 特許庁

Read/write of data can be performed from each of all controllers, namely, a controller (1) 11, a controller (2) 13 in the same unit to a shared memory 16 of an I/O input and output device (A) 15 via a system bus 2.例文帳に追加

同一ユニット内のすべてのコントローラ、すなわちコントローラ（１）１１、コントローラ（２）１３からそれぞれＩ／Ｏ入出力装置（Ａ）１５の共有メモリ１６に対してシステムバス２経由でデータの書き込み・読み出しをすることができる。 - 特許庁

After the BTM module for a tracing operation is enabled, the BTM module snoops transaction on mutual connection and collects information included in the transaction to a data block having a size conforming with a writing buffer in the memory controllers.例文帳に追加

トレーシング動作のためＢＴＭモジュールがイネーブルされた後、ＢＴＭモジュールは相互接続上のトランザクションをスヌープし、これらのトランザクション内に含まれる情報を、メモリコントローラ内の書き込みバッファに一致する大きさのデータブロックにまとめる。 - 特許庁