「n layer」に関連した英語例文の一覧と使い方(94ページ目) - Weblio英語例文検索

The angle between the normal line N of the first and second wall surfaces 32 and 34 and the extending direction of the optical waveguide core layer 14 is ≥6° and <90°.例文帳に追加

第１及び第２の壁面３２，３４の法線Ｎと光導波路コア層１４の延在方向との角度は６度以上９０度未満である。 - 特許庁

For example, a P-type supporting substrate 11 is formed under the insulating layer 13 and N^--type well patterns 12 are previously formed in the supporting substrate 11.例文帳に追加

さらに、絶縁層１３下には例えばＰ型の支持基板１１が設けられ、この支持基板１１にはＮ^−型ウェルパターン１２が予め設けられている。 - 特許庁

A laminated body S is formed on a substrate 1, a plurality of recessed parts h are formed on the laminated body S from an upper surface, and an n-type layer is exposed inside each recess.例文帳に追加

基板１上に、積層体Ｓを形成し、該積層体Ｓには上面から凹部ｈを複数形成し、各凹部内にｎ型層を露出させる。 - 特許庁

To provide an improved method for depositing an Si-C-N material functioning as an etching stopping layer on a substrate by using a PECVD.例文帳に追加

エッチストップ層として機能するＳｉ−Ｃ−Ｎ材料をＰＥＣＶＤを使って基板上に蒸着するための改良された方法を与える。 - 特許庁

The P-base layers 6 are formed more shallow than an N-layer 17, and further, the plurality of strip portions constituting the P-base layers 6 are coupled to each other in their end portions.例文帳に追加

Ｐベース層６はＮ層１７よりも浅く形成され、さらに、Ｐベース層６をなす複数の帯状部は、その端部で互いに連結されている。 - 特許庁

On the front surface of the n-type bulk layer 2 side of the semiconductor device 100, a high-breakdown voltage NMOS 10 and a low-breakdown voltage NMOS 20 are provided.例文帳に追加

また，半導体装置１００のＮ型バルク層２側の表面には，高耐圧ＮＭＯＳ１０と低耐圧ＮＭＯＳ２０とが設けられている。 - 特許庁

The viscoelastic layer has a thickness of 5-1,000 μm, and the viscoelastic material has a Young's modulus of 1×102 to 3×104 N/cm2.例文帳に追加

そして、上記粘弾性層が厚み５〜１０００μｍで、かつ上記粘弾性材料がヤング率１×１０^2 〜３×１０^4 Ｎ／ｃｍ^2 に設定されている。 - 特許庁

In the n-type silicon single crystal region 2, the dispersed resistance layer 7 functioning as a deformation detector is formed at the part of the diaphragm 1.例文帳に追加

ｎ型シリコン単結晶領域２には、ダイヤフラム１の部分において、歪み検出素子として機能する拡散抵抗層７が形成されている。 - 特許庁

P-type isolation regions 13 are provided inside the N-type diffusion layer 14 extending in a certain direction and separated from each other by a certain interval.例文帳に追加

Ｎ型拡散層１４内に、複数のＰ型の分離領域１３が、一方向に延在し、互いに一定の距離を隔てて平行に形成される。 - 特許庁

To provide a magnetic recording medium capable of enhancing the coercive force of a recording layer and an S/N , and also increasing a recording density, and to provide a magnetic storage device.例文帳に追加

記録層の保磁力を向上すると共にＳ／Ｎ比の向上を図り、高記録密度化が可能な磁気記録媒体および磁気記憶装置を提供する。 - 特許庁

A p-type anode area 7 and an n-type short area 9 adjacent to the p-type anode area 7 are formed on the surface layer of the p-type diffusion area 5.例文帳に追加

ｐ形拡散領域５の表面層にｐ形アノード領域７とこのｐ形アノード領域７と隣接してｎ形ショート領域９を形成する。 - 特許庁

To provide an MR head-adaptable magnetic recording medium in which the reduction in the ratio of output to noise (C/N ratio) caused by the charging of non-magnetic particles in a magnetic layer is prevented.例文帳に追加

磁性層中の非磁性粒子のチャージアップによる出力対ノイズ比（Ｃ／Ｎ比）低下のない、ＭＲヘッド対応磁気記録媒体の提供。 - 特許庁

Further, a word line WL0 electrically connected to the N+ type Si layer 15 and bit lines BL1 to BL4 crossing the word line WL0 are formed.例文帳に追加

また、Ｎ＋型Ｓｉ層１５に電気的に接続されたワード線ＷＬ０、ワード線ＷＬ０に交差したビット線ＢＬ１〜ＢＬ４が形成されている。 - 特許庁

Preferably, the method further comprises a step of adding a plurality of p-type impurities together with the n-type impurity at the time of vapor phase growing, thereby obtaining the p-type boron phosphide semiconductor layer.例文帳に追加

好ましくは、気相成長時にｎ形不純物と共に、複数のｐ形不純物を添加してｐ形リン化硼素系半導体層を得る。 - 特許庁

On a surface of a P well 22, a source 27 and a drain 29 of an NMOS transistor composed of an N^+ diffused layer is formed, and a gate 28 is formed.例文帳に追加

Ｐウエル２２の表面に、Ｎ^＋拡散層からなるＮＭＯＳトランジスタのソース２７及びドレイン２９が形成され、ゲート２８が形成されている。 - 特許庁

On a p-type substrate 101 are provided p-wells 102, n-wells 103, an isolation oxide film 104, a diffused layer 105 and gates 106 to form transistor elements.例文帳に追加

Ｐ型基板１０１上にＰウェル１０２、Ｎウェル１０３、分離酸化膜１０４、拡散層１０５、ゲート１０６を設けてトランジスタ素子が形成される。 - 特許庁

However, when the width (s) of the wear-resistance layer 18 at the position (n) is too wide, the wear resistance property is not improved and the printing quality is lowered.例文帳に追加

この反面、耐摩耗層１８の厚さが０になる位置ｎにおける耐摩耗層１８の幅ｓが広すぎると、耐摩耗性は向上せず印字品質が低下する。 - 特許庁

The n-type transistor has a second work function, and a second gate electrode formed of a second material layer 211-2 rich in a second metal material.例文帳に追加

前記Ｎ型のトランジスタは、第２の仕事関数値を有し、第２の金属材料に富んだ第２材料層２１１−２より成る第２ゲート電極を有する。 - 特許庁

Moreover, gate electrodes of the PD reset switch Q105 and the transfer switch Q101 are arranged so as to contact with the same side of the n-layer 303 of the photodiode PD.例文帳に追加

また、ＰＤリセットスイッチＱ１０５と転送スイッチＱ１０１のゲート電極がフォトダイオードＰＤのｎ層３０３の同一の辺に接するように配置する。 - 特許庁

The solid-state imaging element includes the photoelectric conversion part 13 having an N-type charge storage layer 55 formed on a P-type semiconductor 52, and an active region R1'.例文帳に追加

固体撮像素子は、Ｐ型の半導体５２にＮ型の電荷蓄積層５５が形成された光電変換部１３と、アクティブ領域Ｒ１’とを備える。 - 特許庁

An N-side electrode 16 is formed on the surface of the semiconductor board 11 opposed to its other surface where the active layer 13 is formed.例文帳に追加

半導体基板１１における活性層１３が形成された素子形成面と反対側の面上には、ｎ側電極１６が形成されている。 - 特許庁

A source region 5 and a drain region 6 of a p-channel MOS transistor 20 are formed in an n^--type semiconductor layer 3 in an SOI substrate 4.例文帳に追加

ＳＯＩ基板４におけるｎ^-型の半導体層３にはｐチャネル型のＭＯＳトランジスタ２０のソース領域５及びドレイン領域６が形成されている。 - 特許庁

In the outside first DBR film 13 having a part which does not face the SiO_2 film 10, at least one layer contains Al_nO_m (n, m: integer).例文帳に追加

ＳｉＯ_2膜１０に対向しない部分を有する外側第１ＤＢＲ膜１３は、少なくとも一層がＡｌ_nＯ_m（ｎ，ｍ：整数）を含んでいる。 - 特許庁

A Schottky diode 10 as a semiconductor device includes a substrate 11 made of a semiconductor and an n-type layer 12 formed on the substrate 11.例文帳に追加

半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。 - 特許庁

Two n-side electrodes 52A and B are provided in a contact layer 54 by the mesa as a common counter electrode opposite to the p-side electrode 48.例文帳に追加

２個のｎ側電極５２Ａ、Ｂが、ｐ側電極４８に対向する共通対向電極として、メサ脇のコンタクト層５４に設けられている。 - 特許庁

Next, an electrode including an Al electrode and a bonding electrode is formed on the ion irradiation layer to obtain the n-side electrode (an electrode formation step, a step S60).例文帳に追加

次に、イオン照射層上に、Ａｌ電極とボンディング電極とを含む電極を形成してｎ側電極とする（電極形成工程、ステップＳ６０）。 - 特許庁

A Schottky diode 10 as a semiconductor device includes a substrate 11 composed of a semiconductor and an n-type layer 12 formed on the substrate 11.例文帳に追加

半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。 - 特許庁

The polarity inversion layer 20 is composed of GaN, and contains magnesium (Mg) as impurities and a polarity is inverted from a Ga polarity to an N polarity.例文帳に追加

極性反転層２０は、例えばＧａＮにより構成され、不純物としてマグネシウム（Ｍｇ）を含み極性がＧａ極性からＮ極性に反転されている。 - 特許庁

In the trench 14, thin silicon oxide films 15B are formed in a region to be a transistor activation region on the N-type semiconductor layer 12.例文帳に追加

トレンチ１４において、Ｎ−型半導体層１２のうちトランジスタの活性化領域となる領域には薄いシリコン酸化膜１５Ｂが形成される。 - 特許庁

A length of a current path between the p-type contact layer 14 and the n side electrode 17 is made shorter by its depth in a certain portion of the recess 16.例文帳に追加

ｐ型コンタクト層１４とｎ側電極１７との間の電流径路の長さが、窪み１６のある部分ではその深さ分だけ短くなっている。 - 特許庁

An intermediate layer is formed at a prescribed region on the surface of the p-type nitride semiconductor region, and then an n-type or i-type semiconductor region is formed.例文帳に追加

ｐ型窒化物半導体領域の表面の所定領域に、中間層を形成して、その後にｎ型又はｉ型の半導体領域を形成する。 - 特許庁

In this case, a p-electrode 8 is formed on the ZnO-based semiconductor layer 5 and an n-electrode 9 is formed on the lower side of the MgxZn1-xO substrate 1.例文帳に追加

そして、ＺｎＯ系半導体層５上にはｐ電極８が、ＭｇｘＺｎ１−ｘＯ基板１の下側にはｎ電極９が形成されている。 - 特許庁

The N+ semiconductor region 12 is formed in a region from one main surface of a semiconductor layer 100 to the lower part 3a of the p-type diffusion region 3.例文帳に追加

ｎ^+半導体領域１２は半導体層１００の一方主面からｐ型拡散領域３の下部３ａに至る領域に形成する。 - 特許庁

In this configuration, since the application of a positive voltage to the gate electrode causes to form a low-resistance accumulation layer on the buried N region, the on-resistance can be reduced.例文帳に追加

この構成では、ゲート電極に正電圧が印加されると、埋込Ｎ領域に低抵抗のアキュムレーション層が形成されるため、オン抵抗を低減できる。 - 特許庁

On an N^+ conductivity type silicon substrate 2 forming a drain region, a semiconductor layer 13 having a so-called super junction structure formed thereon is provided.例文帳に追加

導電型がＮ^+型でドレイン領域をなすシリコン基板２の上には、いわゆる、スーパージャンクション構造が形成された半導体層１３が設けられている。 - 特許庁

Next, boron is injected onto the low-concentration N-type epitaxial layer 11 by ion injection and so on to form low-concentration P-type guard ring areas 14a.例文帳に追加

次に、イオン注入法等を用いて、低濃度Ｎ型エピタキシャル層１１の上にボロンを注入し、低濃度Ｐ型ガードリング領域１４ａを形成する。 - 特許庁

The flip-chip nitride semiconductor light-emitting element 20 comprises n-type/p-type nitride semiconductor layers 24, 26, and an active layer 25 formed between the semiconductor layers 24, 26.例文帳に追加

フリップチップ型の窒化物半導体発光素子２０は、ｐ型及びｎ型窒化物半導体層２４、２６とその間に形成された活性層２５を有する。 - 特許庁

The gate region 16 is formed between the source region 15 and the drain region 17 in the n-type layer 13, and the conductive type of the region is p type.例文帳に追加

ゲート領域１６は、ｎ型層１３において、ソース領域１５とドレイン領域１７との間の領域に形成され、導電型がｐ型である。 - 特許庁

To more effectively suppress the interference pattern (mutilation of FFP) of light, which leaks from an n-type contact layer than a conventional one in a stably oscillating semiconductor laser.例文帳に追加

安定して発振する半導体レーザにおいて、従来よりも効果的にｎ型コンタクト層から漏れ出る光の干渉縞（ＦＦＰの乱れ）を抑制すること。 - 特許庁

On the silicon carbide single crystal substrate 1, an n-type epitaxial layer 2 made of silicon carbide and a p-type semiconductor region 3 made of silicon carbide are stacked.例文帳に追加

炭化珪素単結晶基板１の上に、炭化珪素よりなるｎ型エピタキシャル層２および炭化珪素よりなるｐ型半導体領域３を積層する。 - 特許庁

The p-type dopant diffused region becomes a p-type semiconductor layer 3, and this forms a p-n junction 17 between the two layers 4 and 3.例文帳に追加

これにより、ｐ型ドーパントが拡散された領域がｐ型半導体層３とされ、ｎ型半導体層４との間でｐ−ｎ接合部１７が形成される。 - 特許庁

Further, a source electrode 11 is formed on an outermost surface 16 of the n-type layer 5, and a drain electrode 12 is formed on the other surface of the substrate 1 in contact.例文帳に追加

また、ｎ型層５の最表面１６には、ソース電極１１が形成され、基板１の他方面には、ドレイン電極１２が接触形成されている。 - 特許庁

Connection of the upper electrode 20 and the n-type and p-type thermoelectric semiconductor elements 16 and 18 is made through the conductive part 54 of the insulating layer 50.例文帳に追加

上部電極２０とｎ型およびｐ型熱電半導体エレメント１６，１８との接続は、絶縁層５０の導電部５４を介して行われる。 - 特許庁

Moreover, nitrogen is doped to the n-type MgZnO layer 3, for example at doping concentrations of 1×10^16 cm^-3 to 1×10^20 cm^-3.例文帳に追加

また、ｎ型ＭｇＺｎＯ層３には、たとえば、１×１０^１６ｃｍ^−３〜１×１０^２０ｃｍ^−３のドーピング濃度で、窒素がドーピングされている。 - 特許庁

Further, a p-electrode 10 is formed on the ZnO-based semiconductor layer 6, and n-electrode 9 is formed on the lower side of the Mg_xZn_1-xO substrate 1.例文帳に追加

そして、ＺｎＯ系半導体層６上にはｐ電極１０が、Ｍｇ_ｘＺｎ_１−ｘＯ基板１の下側にはｎ電極９が形成されている。 - 特許庁