「n layer」に関連した英語例文の一覧と使い方(98ページ目) - Weblio英語例文検索

N-semiconductor SiC particles are subjected to an oxidation treatment in an SiC oxidizing atmosphere, an oxide layer of thickness 5 to 100 nm is formed on the surfaces of the SiC particles, and the SiC particles coated with the oxide layer are formed into a voltage nonlinear resistor.例文帳に追加

ｎ半導性のＳｉＣ粒子をＳｉＣ酸化雰囲気中で酸化処理を行い、ＳｉＣ粒子表面に酸化層の厚みが５〜１００ｎｍとなるように酸化層を形成した電圧非直線抵抗体。 - 特許庁

In an IGBT with a built-in freewheel diode, a wafer thickness D after polishing is made 200μm or less, and both the thickness T8 of a cathode N+layer 8 and the thickness T9 of a P+collector layer 9 are set at 2μm or less.例文帳に追加

フリーホイールダイオード内蔵型ＩＧＢＴにおいて、研磨後のウエハ厚みＤを２００μｍ以下とし、カソードＮ＋層８の厚みＴ８及びＰ＋コレクタ層９の厚みＴ９を共に２μｍ以下に設定する。 - 特許庁

In a GaN channel Layer 202, a region B whose distance Z from an interface with an AlXGa_1-XN barrier layer 201 is Z_1 to Z_1+dB is doped with an n-type dopant such as silicon or the like.例文帳に追加

ＧａＮチャネル層２０２において、Ａｌ_ＸＧａ_１−ＸＮ障壁層２０１との界面からの距離ＺがＺ_１以上Ｚ_１＋ｄ_Ｂ以下である領域Ｂには、シリコンなどのｎ型ドーパントがドーピングされている。 - 特許庁

An N-type depletion prevention region 4 having high impurity concentration relative to the epitaxial layer 2 is formed on a surface part of the epitaxial layer 2 located under the field insulation film 5 at least in the vicinity of the circumferential part R_C.例文帳に追加

少なくとも外周部Ｒ_C 近傍のフィールド絶縁膜５の下側に位置するエピタキシャル層２の表面部に、エピタキシャル層２よりも不純物濃度が高いＮ型の空乏化阻止領域４が形成されている。 - 特許庁

The copper-clad laminated sheet comprises a copper foil 3 provided on both surfaces of an insulating layer 2 containing at least a polyimide layer, and is characterized by having a loop stiffness value of 0.30 N/cm or less.例文帳に追加

少なくとも１層のポリイミド層を含有する絶縁層２の両面に銅箔３を設けてなる銅張積層板であって、ループスティフネス値が０．３０Ｎ／ｃｍ以下であることを特徴とする銅張積層板。 - 特許庁

To enable to drive effectively an LED element in which a plurality of luminous layers having mutually different emission wavelength peaks are interposed between a pair of p layer and n layer, and the emission color depends substantially on the drive current value only.例文帳に追加

互いに発光波長ピークの異なる複数の発光層が一対のｐ層とｎ層との間に挟まれており、発光色が実質的に駆動電流値だけに依存するＬＥＤ素子を効果的に駆動する。 - 特許庁

A strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is deposited on the main surface of a conductive n-type silicon substrate 1, having a surface electrode 7 formed thereon.例文帳に追加

導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、該強電界ドリフト層６上に表面電極７が形成されている。 - 特許庁

An n-type impurity layer 6 with a different conductivity type from that of an adjacent region is provided between a p-type impurity layer 4 of the collector region of the outermost region of a pnp bipolar transistor 5 and a p-type silicon substrate 1.例文帳に追加

ｐｎｐバイポーラトランジスタ５の最外領域のコレクタ領域であるｐ型不純物層４とｐ型シリコン基板１との間に、隣接領域と導電形が異なるｎ型の不純物層６を設ける。 - 特許庁

The tampering prevention sheet comprises a polystyrene film (A) having a thickness t of 10 μm or more and 40 μm or less, and a heat-resistant adhesive layer (B) layered on one surface 2 of the film, the adhesive layer having an adhesion strength of not less than 15 N/25 mm at 80°C specified by JIS Z0237.例文帳に追加

厚さ寸法ｔが10μｍ以上40μｍ以下のポリスチレンフィルムＡと、その一面２に積層されたJIS Z 0237に規定の接着強度が80℃で15Ｎ／25mm以上の耐熱性粘着剤層Ｂと、から成る。 - 特許庁

The ridge 8 is fitted into the opening 30a of the n-type current block layer 30, and the light emitting area 13 and the light emitting area 34 are arranged on the same line in the laminating direction of a semiconductor layer.例文帳に追加

そして、リッジ部８は、ｎ型電流ブロック層３０の開口部３０ａに嵌め込まれており、発光領域１３と発光領域３４とは、半導体層の積層方向の同一線上に配置されている。 - 特許庁

In the upper-layer forming process, the thickness of the upper layer is 100 to 300 nm and in the developing process, development is carried out for 75 to 150 seconds by using a developer of 0.30 to 0.55 N in normality.例文帳に追加

前記上層形成工程では、上層の厚さを１００ｎｍ〜３００ｎｍとし、前記現像工程では、現像液として規定度が０．３０Ｎ〜０．５５Ｎのものを用いて７５秒〜１５０秒間現像する。 - 特許庁

To solve the problem wherein measurement precision is decreased since variations in sensitivity in manufacture are large in a semiconductor chip wherein multi-shaft strain composed by combining a p-type impurity layer and an n-type impurity layer is measured.例文帳に追加

ｐ型不純物層とｎ型不純物層との組み合わせより構成される多軸ひずみ計測が可能な半導体チップにおいて、製造時における感度ばらつきが大きいため、計測精度が低下する。 - 特許庁

An accelerated electron detector includes an array of monolithic sensors in a CMOS structure, each sensor including a substrate (10), an epi layer (11), a p+ well (12) and n+ wells (13) which are separated from the p+ well (12) by the epi layer (11).例文帳に追加

加速電子検出器はＣＭＯＳ構造のモノリシックセンサのアレイを備え、各センサは基板（１０）と、エピ層（１１）と、ｐ＋ウェル（１２）と、エピ層（１１）によってｐ＋ウェル（１２）から分離されたｎ＋ウェル（１３）とを含む。 - 特許庁

To provide a thin layer solar cell, along with a manufacturing method for a thin-film solar cell, which uses a compound semiconductor film in which both high throughput and carrier occurrence of an n-type semiconductor layer are ensured for providing a high energy efficiency.例文帳に追加

高いエネルギー効率を実現するためにｎ型半導体層のキャリア発生と高スループットとを両立した化合物半導体膜を用いた薄層太陽電池及び薄膜太陽電池の製造方法の提供。 - 特許庁

A positive electrode is connected to a diffusion layer 5a and a negative electrode is connected to an N+ diffusion layer 6a to take electric power out of the solar cell 1a from those positive electrode and negative electrode.例文帳に追加

拡散層５ａには正電極が接続されるとともに、Ｎ＋拡散層６ａには負電極が接続されることにより、これらの正電極および負電極から太陽電池セル１ａから電力が取り出される。 - 特許庁

The semiconductor laser 11 is provided with an n-type InP semiconductor region 13, a p-type group III-V compound semiconductor layer 15, an AlGaInAs layer 17, an AlInAsP region 19 and an active region 21.例文帳に追加

半導体レーザ１１は、ｎ型ＩｎＰ半導体領域１３と、ｐ型III−Ｖ化合物半導体層１５と、ＡｌＧａＩｎＡｓ層１７と、ＡｌＩｎＡｓＰ領域１９と、活性領域２１とを備える。 - 特許庁

Reduction in the capacity of a pin diode 1 is realized by mounting the pin diode 1 on a mounting substrate through bump electrodes 8 formed, respectively, on the surface of a p+ type diffusion layer 5 and an n+ type diffusion layer 6.例文帳に追加

ｐ^+型拡散層５およびｎ^+型拡散層６それぞれの表面に形成したバンプ電極８をもってｐｉｎダイオード１を実装基板に実装することによりｐｉｎダイオード１の低容量化を実現する。 - 特許庁

A nitride based III-V compound semiconductor mixed crystal layer such as an n-type AlGaN layer 23 is grown on a substrate such as a (c) surface sapphire substrate 21 and is patterned to form a seed crystal.例文帳に追加

ｃ面サファイア基板２１などの基板上に例えばｎ型ＡｌＧａＮ層２３のような窒化物系ＩＩＩ−Ｖ族化合物半導体混晶層を成長させ、これをパターニングして種結晶を形成する。 - 特許庁

Sulfuric ions are implanted at a low acceleration voltage such as 10-15 keV with the channel protective film 25 as a mask and a semiconductor layer such as in a region other than under the channel protective film 25 is an n+ silicon layer 27.例文帳に追加

そして、チャネル保護膜２５をマスクとしてリンイオンを加速電圧１０〜１５ｋｅＶ程度の低加速電圧で注入し、チャネル保護膜２５下以外の領域における半導体層２４をｎ^+シリコン層２７とする。 - 特許庁

A silicon substrate 101 is prepared, a p-type silicon layer and an n^+-type silicon layer are formed on the main surface 101a, and a gate electrode 6 and a source electrode are formed for each active element on the main surface 101a.例文帳に追加

シリコン基板１０１を用意し、主面１０１ａからｐ型シリコン層、ｎ＋型シリコン層を形成し、さらに主面１０１ａ上にゲート電極６およびソース電極を各能動素子毎に形成する。 - 特許庁

Then, with the layer 3 impressed with the DC voltage superposed on the AC voltage, an n-th harmonic component I1 of a current flowing through the layer 3 is measured as the same vector quantity as the above.例文帳に追加

次いで、上記絶縁層３に上記交流電圧に重畳して直流電圧を印加した状態で、この絶縁層３を流れる電流の第ｎ調波成分Ｉ_1 を、同じく上記ベクトル量として測定する。 - 特許庁

A dislocation loop defective layer 19 is provided in a position shallower than the implantation range of the impurity ions of a p-type extension high concentration diffused layer 16, in the region at the side of the gate electrode 13 in an n-type well 11a.例文帳に追加

Ｎ型ウエル１１ａにおけるゲート電極１３の側方の領域で、Ｐ型エクステンション高濃度拡散層１６の不純物イオンの注入飛程よりも浅い位置に転位ループ欠陥層１９を設けている。 - 特許庁

The regrown undoped GaN semiconductor layer 105 and the n^+-type GaN contact semiconductor layer 106 form a portion grown in a longitudinal direction, thus making a contact area of an electrode more enlarged than the area of the opening.例文帳に追加

再成長したアンドープＧａＮ半導体層１０５及びｎ＋型ＧａＮコンタクト半導体層１０６は横方向に成長した部分であり、開口部の面積よりも電極のコンタクト面積を大きくできる。 - 特許庁

The n-type distribution Bragg reflection layer 3 is partially exposed in the vicinity of the laser light reflection face, and an electrode 16 for injecting a current into the reflection layer 3 is formed on the exposed region.例文帳に追加

また、ｎ型分布ブラッグ反射層３は、レーザ光反射面の近傍でその一部が露出しており、その露出した領域上に、分布ブラッグ反射層へ電流を注入するための電極１６が形成されている。 - 特許庁

In the surface layer portion of the semiconductor substrate 14, an N+ type emitter region 22 is formed in a first region 20 between a trench 16 and an adjacent trench 16 in which the channel layer 19 is not formed.例文帳に追加

そして、半導体基板１４の表層部のうちチャネル層１９が形成されていないトレンチ１６と隣のトレンチ１６との間の第１領域２０にＮ＋型のエミッタ領域２２が形成されている。 - 特許庁

To simplify the manufacture of a compound semiconductor light-emitting element, made up of an n-type group III compound semiconductor layer and a p-type BP semiconductor layer, each provided with an ohmic electrode.例文帳に追加

ｎ形III族化合物半導体層とｐ形ＢＰ半導体層との各々にオーミック電極を設けてなる化合物半導体発光素子にあって、化合物半導体発光素子を簡便に得られる様にする。 - 特許庁

In this way, a high strength stainless steel thin sheet having a nitrided layer as a surface hardened layer with high toughness and uniform high N concentration, having excellent fatigue properties and usable as an alternate material for expensive maraging steel can be obtained.例文帳に追加

これにより、靭性が高く均一な高Ｎ濃度の表面硬化層である窒化層を有し、疲労特性に優れ、高価なマルエージング鋼の代替材料として使用可能な高強度のステンレス鋼薄板となる。 - 特許庁

The electrophotographic printing laminated sheet is constituted so that one or more layers composed of one or more thermoplastic resins are laminated on at least one side of a base material, and a coating layer containing an n-paraffine is provided on the thermoplastic resin layer.例文帳に追加

基材の少なくとも片面に１以上の熱可塑性樹脂からなる層が積層され、その熱可塑性樹脂層上に、ｎ−パラフィンを含有する塗工層を設けた電子写真印刷用積層シート。 - 特許庁

Gate electrodes 40a and 40b are formed on the channel regions 38a and 38b through the intermediary of a gate insulating layer respectively, and two N-channel DMOS transistors having the drain diffusion layer in common are formed.例文帳に追加

各チャネル領域３８ａ，３８ｂ上にはゲート絶縁膜を介してそれぞれのゲート電極４０ａ，４０ｂが形成されて、ドレイン拡散層を共通とする２つのＮチャネルＤＭＯＳトランジスタが構成されている。 - 特許庁

Even when the effective neutral base is enlarged by the increase of collector current, no energy barrier is formed in a conduction band at the heterointerface of the n-type single crystal SiGe layer and the p-type single crystal SiGeC layer.例文帳に追加

コレクタ電流の増加によって、実効的な中性ベースが拡大した場合でも、ｎ型単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面における伝導帯に、エネルギー障壁が発生しない。 - 特許庁

In this case, the ridge unit 8 is fitted into the opening 30a of the n-type current block layer 30 while the light emitting region 13 and the light emitting region 34 are arranged on the same line in the laminating direction of a semiconductor layer.例文帳に追加

そして、リッジ部８は、ｎ型電流ブロック層３０の開口部３０ａに嵌め込まれており、発光領域１３と発光領域３４とは、半導体層の積層方向の同一線上に配置されている。 - 特許庁

To provide a semiconductor light-emitting element in which degradation of crystallinity of a light-emitting layer caused by the lattice relaxation of a second n-type semiconductor layer hardly occurs and has high output and low operating voltage, and to provide a method of manufacturing the same.例文帳に追加

第二ｎ型半導体層の格子緩和に起因する発光層の結晶性の低下が生じにくく、高出力、かつ、低動作電圧の半導体発光素子およびその製造方法を提供する。 - 特許庁

The p-type semiconductor layer 14 of the light emitting diode semiconductor region 2 is connected to the substrate 1, and the n-type semiconductor layer 19 of the protective diode semiconductor region 3 is connected to the substrate 1 through the intermediary of a connecting conductor 8.例文帳に追加

発光ダイオード半導体領域２のｐ型半導体層１４を基板１に接続し、保護ダイオード半導体領域３のｎ型半導体層１９を接続導体８を介して基板１に接続する。 - 特許庁

Overall P+-type surface layers 6a and 6b are surrounded with an N+-type surface diffusion layer 4, by which a photocurrent is retrained from leaking out of the P+-type surface layers 6a and 6b to a P+-type isolation layer 3.例文帳に追加

また、Ｐ^+型表面拡散層６ａ，６ｂ全体をＮ^+型表面拡散層４により囲むことにより、Ｐ^+型表面拡散層６ａ，６ｂからＰ^+型分離層３への光電流のリークを抑制する。 - 特許庁

An n-type side electrode 34 is formed as an electrode layer obtained by cutting out a part so that the high density fault region 12a is not brought into contact with the electrode layer provided on substantially overall surface on the rear surface of the GaN substrate.例文帳に追加

ｎ側電極34は、ＧａＮ基板の裏面上にほぼ全面に設けられた電極層から高密度欠陥領域12ａと接触しないように一部を切り欠いてなる電極層として形成されている。 - 特許庁

A p-type top region 62 and an n-type drift layer 24 are adjacent to each other and stretch in parallel with each other, with holes drifting in the top region 62 and electrons drifting in the drift layer 24.例文帳に追加

ｐ型のトップ領域６２とｎ型のドリフト層２４が隣接して並行に伸びており、そのトップ領域６２には正孔が流動し、そのドリフト層２４には電子が流動することを特徴としている。 - 特許庁

The MOSFET is made in a first conductivity P type of well 11, and it has a gate insulating layer 14, a gate electrode 20, a sidewall insulating layer 16, a second conductivity N type of source region 30, and a drain region 40.例文帳に追加

ＭＯＳＦＥＴは第１導電型Ｐ型のウェル１１に形成され、ゲート絶縁層１４、ゲート電極２０、側壁絶縁層１６、第２導電型Ｎ型のソース領域３０及びドレイン領域４０を有する。 - 特許庁

The light emitting element 100 has such a structure as an emission layer part 24 is pasted through a transparent conductive layer 30 to the major surface of a transparent conductive substrate, i.e. a GaP substrate 7 of n-type GaP single crystal.例文帳に追加

発光素子１００は、透明導電性基板であるｎ型ＧａＰ単結晶よりなるＧａＰ基板７の主表面上に、発光層部２４が透明導電層３０を介して貼り合わされた構造を有する。 - 特許庁

In this manner, by utilizing the boundary of the gate trench 104, the source/drain regions at the side of a bit line composed of the high-concentration p-type diffusion layer 108 and the high-concentration n-type diffusion layer 109 are formed in a self-alignment manner.例文帳に追加

このように、ゲートトレンチ１０４の境界を利用して、高濃度Ｐ型拡散層１０８及び高濃度Ｎ型拡散層１０９で構成されたビット線側のソース／ドレイン領域をセルフアラインにより形成する。 - 特許庁

In a bobbin on which the welding wire is wound from an inner layer to an outer layer in order while giving a twist to the welding wire, the relationship between an outer diameter D (mm) of the barrel of the bobbin and a tensile breaking strength of the wire T (N) fulfills D≥0.19 T.例文帳に追加

溶接用ワイヤに捩じりを与えながら内層から外層へ順次巻かれたボビンを有し、ボビン胴部の外径Ｄ（ｍｍ）とワイヤ引張破断強度Ｔ（Ｎ）との関係が、Ｄ≧０．１９Ｔを満たす。 - 特許庁

A p-type well 2 has a higher impurity concentration than that of the p-type RESURF layer 18, and is formed in contact with the p-type RESURF layer 18 on the substrate 50 in the n-type impurity region 1.例文帳に追加

Ｐ型ウェル２はＰ型リサーフ層１８よりも高い不純物濃度を有しており、かつＮ型不純物領域１内の基板５０上面においてＰ型リサーフ層１８と接触して形成されている。 - 特許庁

In a light receiving element forming island of a sensor chip 3, P regions 12, 14 of photodiodes DR, DCI are formed on a surface layer part of an N-type epitaxial layer 15b, and the P regions 12, 14 are in contact with electrodes 27, 28.例文帳に追加

センサチップ３の受光素子形成島において、ｎ型エピタキシャル層１５ｂの表層部に、フォトダイオードＤR ，ＤC1のｐ領域１２，１４が形成され、ｐ領域１２，１４は電極２７，２８と接している。 - 特許庁

In Fig. 1 (d), dry etching is added by using first resist 1 and second resist 2 as masks, and an active layer region 12 and an N-type AlGaAs clad layer 11 are exposed only in a corner mirror part.例文帳に追加

図１（ｄ）において、第一のレジスト１と第二のレジスト２とをマスクにしてドライエッチングを追加して、コーナーミラー部でのみ活性層領域１２とｎ型ＡｌＧａＡｓクラッド層１１が露出するようにする。 - 特許庁

GaAs or InGaAs where n-type impurity of high electron mobility is added is used for the first contact layer, while an intrinsic type InGaP is provided to the field intensity reducing layer.例文帳に追加

そして、上記第１のコンタクト層に電子の移動度が高いｎ型不純物が添加されたＧａＡｓまたはＩｎＧａＡｓを用い、且つ電界強度緩和層にイントリンシック型のＩｎＧａＰを設けたことを特徴としている。 - 特許庁

Furthermore, an n-type conductive layer 13 and a p-type conductive layer 15 are made of a nitride semiconductor including Al by a smaller content than the nitride semiconductor and having a dislocation density 10^10/cm^2 or below.例文帳に追加

また、ｎ型導電層１３及びｐ型導電層１５を前記窒化物半導体よりも少ない含有量でＡｌを含み、転位密度が１０^１０／ｃｍ^２以下の窒化物半導体から構成する。 - 特許庁