「n layer」に関連した英語例文の一覧と使い方(95ページ目) - Weblio英語例文検索

To provide a gallium nitride-based compound semiconductor light emitting element which can be manufactured without missing the crystallinity of a p- or n-type layer.例文帳に追加

ｐ型層、あるいはｎ型層の結晶性を損なうことなく製造することが可能な窒化ガリウム系化合物半導体発光素子を提供する。 - 特許庁

An N-type drain region 205 is provided in a surface portion of the P-well 201 on the side opposite to the surface shield layer 206 when viewed from the gate electrodes 204.例文帳に追加

ゲート電極２０４から見て表面シールド層２０６とは反対側のＰウェル２０１の表面部にＮ型のドレイン領域２０５が設けられている。 - 特許庁

A tunnel junction TJ is formed with the p-type III-V group compound semiconductor layer 18 and the n-type III-V group compound semiconductor 20.例文帳に追加

ｐ型III−Ｖ族化合物半導体層１８とｎ型III−Ｖ族化合物半導体層２０とによってトンネル接合ＴＪが形成されている。 - 特許庁

A first dry etching is performed with a mixed gas of chlorine gas and oxygen gas as etchant, to form a pseudo etching mask M on an n-type AlGaInP clad layer 11.例文帳に追加

塩素系ガス及び酸素ガスの混合ガスをエッチャントとして第１のドライエッチングを行い、ｎ型AlGaInPクラッド層１１に擬似エッチングマスクＭを形成する。 - 特許庁

The organic semiconductor layer 3 is composed of an n-type organic semiconductor film 3_1n and a p-type organic semiconductor film 3_2p.例文帳に追加

有機半導体層３は、厚み方向に積層されたｎ形有機半導体膜３_１ｎとｐ形有機半導体膜３_２ｐとで構成されている。 - 特許庁

A p electrode is formed over a top face of the mesa contact layer and the insulating film, and an n electrode is formed in a second surface of the GaAs substrate.例文帳に追加

メサコンタクト層の上面及び絶縁膜に掛けてｐ電極が形成され、ＧａＡｓ基板の第２の面にはｎ電極が形成されている。 - 特許庁

A connection layer 20 made of such a material that excludes a nitride semiconductor and contains silicon is formed between the GaN substrate 1 and the n electrode 10.例文帳に追加

ＧａＮ基板１とｎ電極１０との間には、窒化物半導体以外の材料であってシリコンを含むものから成る接続層２０が形成される。 - 特許庁

Based upon the weighting coefficient, the intermediate layer 12 operates a parameter corresponding to the time series pattern N and outputs it from a parametric bias node 11-2.例文帳に追加

中間層１２は、その重み付け係数に基づいて、時系列パターンＮに対応するパラメータを演算し、パラメトリックバイアスノード１１−２から出力する。 - 特許庁

The semiconductor device 40 is formed within a device formation area 50 enclosed by a separation area 4 separating the n^--type semiconductor layer 3 in islands.例文帳に追加

半導体素子４０は、Ｎ^−型半導体層３を島状に分離する分離領域４によって囲まれる素子形成領域５０内に形成される。 - 特許庁

By forming the conductive carbon nanotube array 33 in the p-type semiconductor layer 34, the surface area of p-n junction can be maximized.例文帳に追加

ｐ型半導体層３４の内部に伝導性炭素ナノチューブ配列体３３を設けることによって、ｐ−ｎ接合の表面積を最大化することができる。 - 特許庁

An optical waveguide 37 of the semiconductor laser element 1a is provided in a mesa shape on an n-type buffer layer 13 with a specific axial direction as a longitudinal direction.例文帳に追加

半導体レーザ素子部１ａの光導波路３７は、ｎ型バッファ層１３上に所定の軸方向を長手方向とするメサ状に設けられる。 - 特許庁

The anode electrode 5 and the p-type anode region 3 are in ohmic contact with each other, while the anode electrode 5 and the n-type drift layer 2 form a Schottky junction 6.例文帳に追加

このアノード電極５とｐアノード領域３とはオーミック接触しており、アノード電極５とｎドリフト層２とはショットキー接合６が形成される。 - 特許庁

Etching is performed untile the n-GaN contact layer 7 is exposed leaving a stripe region and regions of 20 μm outside from the respective edges of a stripe.例文帳に追加

ストライプ領域とストライプのそれぞれの端から２０μｍ外側の領域を残して、ｎ−ＧａＮコンタクト層７が露出するまでエッチングを行う。 - 特許庁

On a semiconductor layer 2, a tensile stress nitride film 15 is formed which includes an SiN film containing Si having three or more Si-N bonds.例文帳に追加

半導体層２上には、Ｓｉ−Ｎ結合を３以上有するＳｉを含むＳｉＮ膜からなる引張応力窒化膜１５が形成されている。 - 特許庁

This release polyester film includes a silicone release layer having Martens hardness of 100 to 450 N/mm^2 at least on one surface.例文帳に追加

マルテンス硬度が１００〜４５０Ｎ／ｍｍ^２であるシリコーン系離型層を少なくとも一方の表面に有することを特徴とする離型ポリエステルフィルム。 - 特許庁

An ESD protective device in a region B is provided with a p^+-type contact region 16E and an n^+-type source region 17E on the surface of a p-type base layer 14.例文帳に追加

領域ＢのＥＳＤ保護素子は、ｐ型ベース層１４の表面にｐ＋型コンタクト領域１６Ｅ及びｎ＋型ソース領域１７Ｅを備えている。 - 特許庁

An region between a source region 19 and a drain region 20 of an Si layer 15 is an Si body region 21 including a heavily doped n-type impurity.例文帳に追加

Ｓｉ層１５のうち、ソース領域１９とドレイン領域２０との間の領域は、高濃度のＮ型不純物を含むＳｉボディ領域２１となっている。 - 特許庁

Then, an N^+ diffusion layer 12 is formed on the exposed uneven surface like an inverted pyramid 112, and the oxide film 16 is removed.例文帳に追加

フォトレジスト１７を除去した後に、露出させた逆ピラミッド１１２状の凹凸にＮ^+ 拡散層１２を生成し、その後に酸化膜１６を除去する。 - 特許庁

The breakdown voltage BV is specified, by introduction of this principle, with the interval d between the high concentration p-type conductive layers 3, 4 in the low concentration n-type conductive layer 2.例文帳に追加

この原理を採用して降伏電圧BVを低濃度ｎ型導電層２における高濃度ｐ型導電層３，４の間隔ｄによって規定する。 - 特許庁

An SiO_2 film 12 is formed on an n^--GaN layer 11, and the SiO_2 film 12 on a region where a p-GaN is to be formed is removed (Fig. 1a).例文帳に追加

ｎ^- −ＧａＮ層１１上にＳｉＯ_2 膜１２を形成し、ｐ−ＧａＮを形成したい領域上のＳｉＯ_2 膜１２を除去する（図１ａ）。 - 特許庁

An NMOSFET is equipped with an Si-Ge layer 12 sandwiched in between N+ drain/source diffusion layers 11 formed inside an Si substrate 10.例文帳に追加

ＮＭＯＳＦＥＴは、Ｓｉ基板１０の内部にトランジスタのソース又はドレインであるｎ^+ 拡散層１１に挟まれてＳｉ−Ｇｅ層１２が形成されている。 - 特許庁

An n+ semiconductor layer 20 is formed on the surface of a p-type silicon substrate 10, and then insulating films 30 and 70 are formed on the surface and the rear of the substrate.例文帳に追加

ｐ型シリコン基板１０表面にｎ＋半導体層２０を形成した後，基板の表面，裏面に絶縁膜３０、７０を形成する。 - 特許庁

A buffer circuit 11, comprising an operational amplifier having a one-time amplification degree to the parasitic capacitor Cj between the n-type diffusion layer 2 and the P well 4, is provided.例文帳に追加

ｎ型拡散層２とＰウェル４との間の寄生容量Ｃｊに対して、１倍の増幅度をもつオペアンプからなるバッファ回路１１が設けられている。 - 特許庁

A recessed portion 11a is formed on the reverse surface side of the substrate 11, and an n-side electrode 15 and a buried layer 16 are buried in the recessed portion 11a.例文帳に追加

基板１１の裏面側には凹部１１ａが形成され、この凹部１１ａには、ｎ側電極１５および埋め込み層１６が埋め込まれている。 - 特許庁

By repeating the process, in which a polymerizable composition is injected and polymerized to form a layer, the plastic optical material 10 with an n-layered structure is formed.例文帳に追加

このように重合性組成物を注入し重合させて層を形成する工程を繰り返し行い、ｎ層構造の光学材料１０を形成する。 - 特許庁

The N-InP buffer layer 2 is grown at a growth temperature of 600 to 700°C and at a growth rate of 1 to 3 μm, where a V/III ratio is set to 150 to 250.例文帳に追加

ｎ−ＩｎＰバッファ層２の成長温度は，６００〜７００℃，成長速度は，１〜３μｍとされ，Ｖ／III比は，１５０〜２５０とされている。 - 特許庁

An n type drift layer 11 is grown on a 4H-SiC substrate 10, and then an opening of a mask member M1 is etched to form a recess Rs.例文帳に追加

４Ｈ−ＳｉＣ基板１０の上にｎ型のドリフト層１１を成長させた後、マスク部材Ｍ１の開口部をエッチングして、凹部Ｒｓを形成する。 - 特許庁

The hot melt adhesive has the polishing pad T type peeling strength more than 40 N in 305 mm/ min, and the layer breakaway of pad reduces.例文帳に追加

本発明のホットメルト接着剤は、３０５mm/minで４０ニュートンを少なくとも超える研磨パッドのＴ型剥離強さを提供して、パッド離層を軽減する。 - 特許庁

A film of a gas barrier layer is formed on a substrate film by a partially neutralized material of polyacrylic acid having a neutralization degree represented by the formula 20≤n≤40.例文帳に追加

ポリアクリル酸の部分中和物であり、中和度ｎが２０≦ｎ≦４０の材料によって、基材フィルム上にガスバリアー層の被膜を形成する。 - 特許庁

Mixture of nitrogen gas and hydrogen gas is used as carrier gas used when the n-type group III nitride compound semiconductor layer is grown by an MOCVD method.例文帳に追加

ｎ型III族窒化物系化合物半導体層の導電率を向上するためにｎ型不純物のドープ量を増大すると、その結晶性が低下する。 - 特許庁

In a semiconductor device which provides a P channel transistor having a silicon germanium layer 132 in a gate electrode 115, and an N channel transistor having the silicon germanium layer 132 in a gate electrode 114, the gate electrode is composed of a laminating structure between the silicon germanium layer 132 and a silicon layer 133 formed on each silicon germanium layer, and a spread preventing layer 134 preventing the spread of germanium is formed in each silicon layer 133.例文帳に追加

ゲート電極１１５にシリコン・ゲルマニウム層１３２を有するＰチャネルトランジスタとゲート電極１１４にシリコン・ゲルマニウム層１３２を有するＮチャネルトランジスタとを備えた半導体装置であって、前記ゲート電極は、前記シリコン・ゲルマニウム層１３２と、前記各シリコン・ゲルマニウム層上に形成したシリコン層１３３との積層構造からなり、前記各シリコン層１３３中にゲルマニウムの拡散を防止する拡散防止層１３４が形成されているものである。 - 特許庁

A light detecting layer 12, a multilayered film semiconductor layer 13, and a p-type contact layer 14 are laminated in this sequence on an n-type semiconductor substrate 11 for the formation of a semiconductor photodetector 10, and the semiconductor photodetector is formed integrally with a surface-emission semiconductor laser 20.例文帳に追加

半導体光検出器１０はｎ型半導体基板１１上に、光検出層１２、多層膜半導体層１３およびｐ型コンタクト層１４をこの順に積層して構成されており、面発光型半導体レーザ２０と共に一体に形成されている。 - 特許庁

It is possible to form a wide current passage from the N-type body layer 11 to the drain layer 18 and enhance a current drive capability and a drain breakdown voltage because as discussed previously, the P-type drift layer 10 is widely spread.例文帳に追加

このように、Ｐ型ドリフト層１０が上記広範囲に拡散されているので、Ｎ型ボディ層１１からドレイン層１８に至る幅広い電流通路が形成され、電流駆動能力を高くすることができると共に、ドレイン耐圧も高くすることができる。 - 特許庁

An i-type amorphous silicon layer 2 and a p-type amorphous silicon layer 3 are formed on the light-receiving surface of an n-type single-crystal silicon board 1, and a transparent conductive film 4 is formed on the p-type amorphous silicon layer 3, thus constituting a photoelectric converter 101.例文帳に追加

ｎ型単結晶シリコン基板１の受光面上にｉ型非晶質シリコン層２およびｐ型非晶質シリコン層３が形成され、ｐ型非晶質シリコン層３上に透明導電膜４が形成されて、光電変換部１０１が構成される。 - 特許庁

The light-receiving device includes an InP substrate, and a superlattice light-receiving layer formed by alternatively laminating a sink layer of a group third-fifth compound semiconductor containing In, Ga, As, and N and a raised layer of a group third-fifth compound semiconductor containing Ga, As, and Sb to form a type 2 junction.例文帳に追加

ＩｎＰを基板とし、Ｉｎ、Ｇａ、Ａｓ、Ｎを含む３−５族化合物半導体の沈降層と、Ｇａ、Ａｓ、Ｓｂを含む３−５族化合物半導体の隆起層とを交互に積層し、タイプ２の接合を形成した超格子を受光層とする。 - 特許庁

Further, the first layer 20a is formed of one having a difference of 6×10^-6/K or less of the thermal expansion coefficient against the solid electrolyte 16, and the n-th layer 20n is formed of one having a difference of 5×10^-6/K or less of the thermal expansion coefficient against the first layer 20a.例文帳に追加

また、第１層２０ａは、固体電解質１６との熱膨張係数の差が６×１０^-6／Ｋ以内であるもので形成され、且つ第ｎ層２０ｎは、第１層２０ａとの熱膨張係数の差が５×１０^-6／Ｋ以内であるもので形成される。 - 特許庁

In the organic photoreceptor having an intermediate layer and a photosensitive layer on a conductive supporting body, the conductive supporting body is a cylindrical base body having 5 to 40 μm cylindricality and the intermediate layer comprises N-type semiconductor fine particles and a binder.例文帳に追加

導電性支持体上に中間層、感光層を有する有機感光体において、該導電性支持体が円筒度５〜４０μｍの円筒状基体であり、該中間層がＮ型半導性微粒子とバインダーを含有することを特徴とする有機感光体。 - 特許庁

After that, a mesa groove 8 is formed by etching the P-type semiconductor layer 3, a PN junction JC, the N-type semiconductor layer 2 and a partial thickness of the semiconductor substrate 1 so that a width of the mesa groove grows from a surface of the P-type semiconductor layer 3 toward the semiconductor substrate 1.例文帳に追加

その後、Ｐ型半導体層３の表面から、ＰＮ接合部ＪＣ、Ｎ−型半導体層２、半導体基板１の厚さ方向の途中にかけてエッチングし、半導体基板１に近づくに従って幅が大きくなるメサ溝８を形成する。 - 特許庁

In addition, the Al_xGa_1-xN layers 3, 4, and 5 may be formed in the structure including therein an n-type Al_xGa_1-xN layer 4 or in the structure including therein an AlN layer between the GaN layer 2 and the Al_xGa_1-xN layers 3, 4, and 5.例文帳に追加

また、Ａｌ_ｘＧａ_１−ｘＮ層３，４，５として、内部にｎ型のＡｌ_ｘＧａ_１−ｘＮ層４を有する構造としても良いし、あるいは、ＧａＮ層２とＡｌ_ｘＧａ_１−ｘＮ層３，４，５との間に、ＡｌＮ層を有する構造としても良い。 - 特許庁

Within an n-type drain region 14 in a semiconductor device, the impurity concentration of an impurity layer which is a region located by a 2 μm or smaller distance from the main surface of a semiconductor layer is set lower than a prescribed impurity concentration which is lower than the impurity concentration of the region 14, which is other than the impurity layer.例文帳に追加

ｎ型ドレイン領域１４内で、半導体主表面から２μｍ以下の領域である不純物層の不純物濃度が、不純物層以外のｎ型ドレイン領域１４の不純物濃度より低い、所定の不純物濃度以下にする。 - 特許庁

A power MOS transistor has a structure with a channel region 4 formed in the surface layer part of an n-type well layer 3 in a semiconductor substrate, a source region 5 is formed in the surface layer part of the region 4, and moreover, a p^+ body region 6 which is deeper than the region 4 is formed in the semiconductor substrate.例文帳に追加

半導体基板におけるｎウェル層３の表層部にチャネル領域４が形成されるとともにチャネル領域４の表層部にソース領域５が形成され、さらに、チャネル領域４よりも深いｐ^+ボディ領域６が形成されている。 - 特許庁

The semiconductor element has a structure in which a nitride semiconductor layer including a light-emitting layer is formed on a substrate, wherein the nitride semiconductor layer consists of only the AlInN mixed crystal represented by Al_xIn_(1-x)N(0<x<1).例文帳に追加

基板上に発光層を含む窒化物半導体層が形成されてなる半導体素子であって、前記窒化物半導体層が、Ａｌ_ｘＩｎ_（１−ｘ）Ｎ（０＜ｘ＜１）で表されるＡｌＩｎＮ混晶のみからなることを特徴とする半導体素子とする。 - 特許庁

The process forming the source-contact electrode 16 includes the processes of: forming a conductor layer to be used as the source-contact electrode 16 on the main surface of the n^-SiC layer 12; and thermally treating the conductor layer as the source-contact electrode 16.例文帳に追加

ソースコンタクト電極１６を形成する工程は、ソースコンタクト電極１６となるべき導電体層をｎ^−ＳｉＣ層１２の主表面上に形成する工程と、導電体層をソースコンタクト電極１６とするため熱処理する工程とを含む。 - 特許庁

This oxide thin film solar cell (10) including a transparent electrode (12) and a p-type oxide semiconductor layer (14) comprises an n-type high resistance layer (13) interposed between the transparent electrode (12) and the p-type oxide semiconductor layer (14).例文帳に追加

透明電極(12)とｐ型酸化物半導体層(14)とを含む酸化物薄膜太陽電池(10)であって、透明電極(12)とｐ型酸化物半導体層(14)との間に介在するｎ型高抵抗層(13)を含むことを特徴とする酸化物薄膜太陽電池(10)とする。 - 特許庁

On the surface of the P^- reduced surface field layer 6, a semiinsulating film 8 composed of polysilicon 22 filling the gap between silica fine particles 21 is provided while extending up to a part on the surface of the P^+ layer 5 and the N^+ stopper layer 7.例文帳に追加

Ｐ^−リサーフ層６の表面上には、シリカ微粒子２１とシリカ微粒子２１間に充填された多結晶シリコン２２から構成された半絶縁性膜８がＰ^＋層５及びＮ^＋ストッパ層７の表面上の一部まで延在して設けられている。 - 特許庁