「outer semiconductor layer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An insulating layer 1 or the insulating layer 1 and an inner semiconductor layer 2 are constituted of crosslinked silicone rubber, and an outer semiconductor layer 3 is constituted of crosslinked ethylene propylene rubber.例文帳に追加

絶縁層１あるいは絶縁層１および内部半導電層２を架橋シリコーンゴムから構成し、外部半導電層３を架橋エチレンプロピレンゴムから構成する。 - 特許庁

In this cross-linked polyethylene insulated power cable equipped with an inner semiconductive layer 2, an insulating layer 3 and an outer semiconductive layer 4, in order, on the outer circumference of a conductor 1, the outer semiconductor layer 4 is silane cross-linked.例文帳に追加

導体１の外周に、順次、内部半導電層２、絶縁層３、外部半導電層４を備えた架橋ポリエチレン絶縁電力ケーブルであって、外部半導電層４がシラン架橋されている。 - 特許庁

To prevent the vicinity of a separating part of an outer semiconductor layer from becoming a weak point when the outer semiconductor layer provided on the outer circumference of a reinforced insulating layer covering the joint of a power cable is thin.例文帳に追加

電力ケーブルの接続部分を覆う補強絶縁層の外周に設けられる外部半導電層の厚みが薄い場合に、外部半導電層の縁切り部付近が絶縁の弱点となるのを防止すること。 - 特許庁

The semiconductor light-emitting apparatus includes a semiconductor layer having a light-emitting layer, a supporting substrate for supporting the semiconductor layer, and a phosphor-containing layer formed on the front surface of the semiconductor layer, wherein the light-emitting surface of the semiconductor layer has at least one corner portion and the phosphor-containing layer has a thickness thinned from the center of the semiconductor layer to the outer edge portion.例文帳に追加

発光層を含む半導体層と、半導体層を支持する支持基板と、半導体層の表面に形成された蛍光体含有層と、を含む半導体発光装において、半導体層の発光面は少なくとも１つのコーナ部を有し、蛍光体含有層は、半導体層の中央部から外縁部に向けてその膜厚が薄くなっている。 - 特許庁

The high density thin line mounting structure is provided with a first semiconductor element arranged on a super-thin line circuit layer, an insulating layer on a phase identification plane, an outer layer circuit layer above the first semiconductor element and a solder mask bottom on the outer layer circuit layer.例文帳に追加

本発明高密度細線実装構造は、超細線回路層上に装置される第一半導体素子、相同平面上の絶縁層、該第一半導体素子上方の外層回路層、該外層回路層上のソルダーマスクボトムを含む。 - 特許庁

Outer edges of the metal layer 6 and the insulation coat 7 are lined up with an outer edge of the semiconductor substrate 1.例文帳に追加

そして、この金属層６と絶縁被膜７の外縁が半導体基板１の外縁と一致している。 - 特許庁

The porous protective layer 3 consists of an outer layer part 10 supporting a noble metal catalyst for oxidizing reductive gas and an inner layer part 11 separating the oxide semiconductor 8 from the outer layer part 10.例文帳に追加

多孔質保護層３は、還元性ガスを酸化する貴金属触媒を担持した外層部１０および酸化物半導体８を外層部１０から離隔する内層部１１よりなる。 - 特許庁

This electric wire for the wire harness has a conductor 10, an inner semiconductor layer 20 formed on the conductor 10, and an insulating layer 30 formed on the inner semiconductor layer 20, and has no outer semiconductor layer on the insulating layer 30.例文帳に追加

導体１０と、導体１０上に形成される内部半導電層２０と、内部半導電層２０上に形成される絶縁層３０とを有し、絶縁層３０上に外部半導電層を有しないワイヤハーネス用電線である。 - 特許庁

The heatsink ground is mounted on the outer layer ground and connects the semiconductor to the ground.例文帳に追加

放熱板グランドは、前記外層グランドに取り付けられ、前記半導体を接地させる。 - 特許庁

On the outer side face of a distorted semiconductor layer, a gate electrode is provided through a gate insulating film.例文帳に追加

歪み半導体層の外側面にはゲート絶縁膜を介してゲート電極を設ける。 - 特許庁

A step part 11c is provided between an outer peripheral surface of the exposed part 11a of the semiconductor core 11 which is not covered with the semiconductor layer 12 and an outer peripheral part of the coating part 11b of the semiconductor core 11 which is covered with the semiconductor layer 12.例文帳に追加

上記半導体コア１１の半導体層１２に覆われていない露出部分１１aの外周面と、半導体コア１１の半導体層１２に覆われた被覆部分１１bの外周面との間に段差部１１cを設ける。 - 特許庁

The surface light emitting element has a semiconductor layer comprising an n-type nitride semiconductor layer, an emission layer and a p-type nitride semiconductor layer wherein the semiconductor layer has a cavity extending from the emission layer to the n-type nitride semiconductor layer and the outer wall of the cavity is tapered reversely.例文帳に追加

少なくともｎ型窒化物半導体層、発光層およびｐ型窒化物半導体層からなる半導体層を有する面発光型発光素子であって、前記半導体層は少なくとも前記発光層から前記ｎ型窒化物半導体層にかけて貫通された空洞部を有し、且つ前記空洞部の外壁は逆テーパー形状とする。 - 特許庁

This electric wire for the wire harness has a conductor 10, an inner semiconductor layer 20 formed on the conductor 10, an insulating layer 30 formed on the inner semiconductor layer 20, and the outer semiconductor layer 40 formed on the insulating layer 30.例文帳に追加

導体１０と、導体１０上に形成される内部半導電層２０と、内部半導電層２０上に形成される絶縁層３０と、絶縁層３０上に形成される外部半導電層４０とを有するワイヤハーネス用電線である。 - 特許庁

A protecting sheet 11 which is composed of a protective layer 2 having a larger diameter than an outer diameter of a semiconductor wafer and an adhesives layer 3 is laminated on a circuit surface of a semiconductor wafer 5.例文帳に追加

半導体ウエハ５の回路面上に、該半導体ウエハの外径よりも大径な保護層２と粘着剤層３とからなる保護シート１１が積層される。 - 特許庁

A semiconductor element has a two-layer structure and is formed in a staircase shape such that a lower-layer semiconductor element 2 is larger than an upper-layer semiconductor element 1 at the outer peripheral part thereof, and metallic bonding wires 4 are connected onto electrode pads 7 formed on the upper surface of the upper-layer semiconductor element 1 and the upper surface of the lower-layer semiconductor element 2 at outer peripheries thereof.例文帳に追加

半導体素子を２層構造とし、その外周部では上層の半導体素子１よりも下層の半導体素子２が大きくなるように階段状に形成し、それらの外周で上層の半導体素子１の表面上および下層の半導体素子２の表面上にそれぞれ形成された電極パッド７上に、それぞれ金属性のボンディングワイヤー４を接続する。 - 特許庁

The upper mirror 117 is contained in the pillar-shaped part 110 and includes a first semiconductor deposit layer 114 and a second semiconductor deposit layer 118 which is continuous with an outer side surface of the first semiconductor deposition layer 114.例文帳に追加

上部ミラー１１７は、柱状部１１０に含まれ、第１の半導体堆積層１１４と、第１の半導体堆積層１１４の外側面に連続する第２の半導体堆積層１１８とを含む。 - 特許庁

In the region other than the light receiving portion S among the n-type semiconductor layer 12 (the outer edge region of the n-type semiconductor layer 12), a plurality of p-type semiconductor region 16 is formed regularly in the in-plane direction of the n-type semiconductor layer 12.例文帳に追加

ｎ型半導体層１２のうち受光領域Ｓ以外の領域（ｎ型半導体層１２の外縁領域）には、複数のｐ型半導体領域１６がｎ型半導体層１２の面内方向に規則的に形成されている。 - 特許庁

The SiC semiconductor device has a structure in which a p-type deep layer 10 is formed in the entire outer edge portion of a cell region to reach an outer peripheral region.例文帳に追加

セル領域の外縁部において、ｐ型ディープ層１０が外周領域に至るまで全域形成された構造とする。 - 特許庁

An outer semiconductor layer 3 and an inner conductive layers 5 and 6 comprise a pair of electrodes in a capacitor.例文帳に追加

外側半導体層３及び内側導電層５，６がキャパシタにおける一対の電極を構成する。 - 特許庁

The semiconductor element includes an insulating outer layer 1 including first conductive type electric contact connection portions.例文帳に追加

半導体要素は第１の導電型式の電気接点接続部を含む絶縁外層（１）を含む。 - 特許庁

The semiconductor-on-insulator type transistor comprises (a) an insulating layer, (b) a semiconductor material layer on the insulating layer, (c) a transistor gate provided in the semiconductor material layer, and (d) a vertical, outer source/drain diffusion region and a vertical, inner diffusion-region, provided in the semiconductor material layer operationally adjacent to the transistor gate.例文帳に追加

セミコンダクタ・オン・インシュレータ型トランジスタは、ａ）絶縁層、ｂ）絶縁層上の半導体物質の層、ｃ）半導体物質層内に設けられたトランジスタゲート、ｄ）トランジスタゲートに動作上近接して半導体物質層内に設けられた上下方向外側ソース／ドレイン拡散領域及び上下方向内側拡散領域とからなる。 - 特許庁

This electric wire for the wire harness has a conductor 10, an insulating layer 30 formed outward of the conductor 10, and the outer semiconductor layer 40 formed on the insulating layer 30, and has no inner semiconductor layer between the conductor 10 and the insulating layer 30.例文帳に追加

導体１０と、導体１０の外方に形成される絶縁層３０と、絶縁層３０上に形成される外部半導電層４０とを有し、導体１０と絶縁層３０との間に内部半導電層を有しないワイヤハーネス用電線である。 - 特許庁

Near the vicinity of the outer circumferential part of the upper surface of the substrate 1, reflective portions 61 and 62 composed of a compound semiconductor layer laminating the N-type semiconductor layer 2, the active layer 3, and the P-type semiconductor layer 4 in this order are formed to face the side surface of the light-emitting portion 60.例文帳に追加

基板１の上面外周部付近には、発光部６０の側面に対峙して、Ｎ型半導体層２、活性層３、Ｐ型半導体層４の順に積層された化合物半導体層で構成された反射部６１、６２を形成してある。 - 特許庁

The semiconductor device 1 comprises a semiconductor chip 2, a die pad 3, an inner lead 4, an outer lead 5, a stress mitigation layer 6, and a sealer 7.例文帳に追加

半導体装置１は、半導体チップ２と、ダイパッド３と、インナーリード４と、アウターリード５と、応力緩和層６と、封止体７と、を備える。 - 特許庁

A photoelectric conversion element comprises a central electrode formed as a conductive thin wire, organic semiconductor layers laminated on the outer peripheral surface of the central electrode, and an outer buffer layer formed as a transparent conductive adhesive laminated on the outer peripheral surface of the organic semiconductor layer.例文帳に追加

光電変換素子が、導電細線からなる中心電極と、中心電極の外周面に積層した有機半導体層と、有機半導体層の外周面に積層した透明な導電性接着剤からなる外側バッファ層とを備える。 - 特許庁

In the semiconductor module 1, the end 18a of the outer edge in the wiring protection layer 18 is brought into contact with the end 50a of the outer edge in the semiconductor device 50, in such a manner as covering at least part of the insulating resin layer 12 in a side end.例文帳に追加

半導体モジュール１は、側端面において絶縁樹脂層１２の少なくとも一部が隠れるように、配線保護層１８の外縁端部１８ａと半導体素子５０の外縁端部５０ａとが接している。 - 特許庁

The outer peripheral edges of the oxide semiconductor layer 7 and the upper layer insulating film 9 are arranged to keep intervals d1-d4 of 13 μm or more from a channel region 7ch formed in the oxide semiconductor layer 7.例文帳に追加

酸化物半導体層７および上層絶縁膜９の外周縁は、酸化物半導体層７に形成されるチャネル領域７ｃｈに対して１３μｍ以上の間隔ｄ１〜ｄ４を保持して配置されている。 - 特許庁

To provide a semiconductor substrate whose outer peripheral edge of a semiconductor layer does not easily become a source of chipping or dusting, and also to provide a method for manufacturing the substrate.例文帳に追加

半導体層の外周端がチッピングや発塵の発生源となり難い半導体基板及びその製造方法を提供することを課題とする。 - 特許庁

A first layer S1, consisting of an n-type or a p-type GaN-based semiconductor is positioned at an outer-layer side, so that light L to be received is incident thereon.例文帳に追加

ｎ型またはｐ型のＧａＮ系半導体からなる第一層Ｓ１を、受光対象光Ｌが入射するよう表層側に位置させる。 - 特許庁

A semiconductor strain gauge 14 is fixed to a sensor outer wall surface of the diaphragm 18 via an adhesive glass layer 12.例文帳に追加

ダイアフラム１８のセンサ外側壁面には、接着用ガラス層１２を介して半導体歪みゲージ１４が固定される。 - 特許庁

On the outer circumferential side face of the N-type semiconductor layer 2, an irregular surface 10 consisting of a plurality of protrusions and recesses is formed.例文帳に追加

Ｎ型半導体層２の外周側面には、複数の凹凸部からなる凹凸面１０を形成してある。 - 特許庁

To improve outer dimension accuracy by making uniform thickness of a sealing layer when printing and sealing a semiconductor device.例文帳に追加

半導体装置を印刷封止する際の封止層の厚みの均一化を図り、外形寸法精度を向上させる。 - 特許庁

A coating film 11 covering an outer circumferential side surface of the semiconductor layer 30 is formed on a side surface of the other part of the semiconductor layer 30, and a bonding electrode (p pad) 8 is formed on the substrate 1 nearby the semiconductor layer 30 where the coating film 11 is formed.例文帳に追加

半導体層３０の他の一部の側面には、半導体層３０の外周側面を被覆する被覆膜１１を形成してあり、被覆膜１１が形成された半導体層３０の近傍には、基板１上にボンディング電極（ｐパッド）８を形成してある。 - 特許庁

In the outer base region 14b of the base layer 14, a capacitor film 18 composed of the same semiconductor material as that of the emitter layer 15 is provided on a region close to the emitter layer 15.例文帳に追加

ベース層１４の外部ベース領域１４ｂにおいて、エミッタ層１５の近傍の領域上には、エミッタ層１５と同一の半導体材料からなる容量膜１８が設けられている。 - 特許庁

The generation of the partial discharge can be suppressed by installing the outer semiconductor 40 in the vicinity of the outer side of the electric wire, that is the outside of the insulating layer 30 to fill minute gaps on the interface of the insulating layer 30 and a shied layer 50.例文帳に追加

電線の外側付近、つまり絶縁層３０の外側に外部半導電層４０を設けることで、絶縁層３０とシールド層５０との界面における微小なギャップを埋め、部分放電の発生を抑制することができる。 - 特許庁

Furthermore, a band circular dummy pattern 6 surrounding the outer circumference of the band circular recess 5 is formed around the outer circular recess 5 in the surface layer part of the semiconductor substrate 2.例文帳に追加

さらに、半導体基板２の表層部には、帯環状凹部５の外周を取り囲む帯環状ダミーパターン６が帯環状凹部５の外周に沿って形成されている。 - 特許庁

The memory unit has a laminated structure, a semiconductor pillar, a storage layer, an inner insulating film, an outer insulating film and a memory cell transistor.例文帳に追加

メモリ部は、積層構造体と、半導体ピラーと、記憶層と、内側絶縁膜と、外側絶縁膜と、メモリセルトランジスタと、を有する。 - 特許庁

The stress relaxation portion 14 is provided on a region of the solder resist layer 12 opposing the outer circumference of the semiconductor chip 20.例文帳に追加

ソルダーレジスト層１２の、半導体チップ２０の外周と対向する領域上には、応力緩和部１４が設けられている。 - 特許庁

The semiconductor package includes: a semiconductor substrate having one surface on which a conductive pad is formed; an insulating layer formed on the one surface of the semiconductor substrate; a metal post penetrating through the conductive pad, the semiconductor substrate, and the insulating layer; and an outer-layer circuit electrically connected to the metal post.例文帳に追加

本発明に係る半導体パッケージは、一面に導電性パッドが形成された半導体基板と、半導体基板の一面に形成された絶縁層と、導電性パッド、半導体基板、及び絶縁層を貫通するメタルポストと、メタルポストと電気的に接続される外層回路と、を含むことを特徴とする。 - 特許庁

A semiconductor device 20 includes a base substrate 1, a semiconductor chip 3 mounted on the base substrate 1 via an adhesive layer 2, a resin layer 6 covering at least a portion of the semiconductor chip 3, and an outer connecting terminal 8 electrically connected to the base substrate 1 via wiring layer 9.例文帳に追加

半導体装置２０は、ベース基板１と、このベース基板１上に接着層２を介して搭載された半導体チップ３と、半導体チップ３の少なくとも一部を覆う樹脂層６と、ベース基板１に配線層９を介して電気的に接続された外部接続端子８とを備えている。 - 特許庁

A ring-shaped second trench 6, penetrating the fourth semiconductor layer 4 and the third semiconductor layer 3 and reaching the second semiconductor layer 2, forms a first region having the element region therein and a second region surrounding the outer circumference of the first region.例文帳に追加

環状構造の第２のトレンチ６が、前記第４の半導体層４及び前記第３の半導体層３を貫通して前記第２の半導体層２に達して、素子領域を内側に有する第１の領域と、前記第１の領域を外側で取り囲む第２の領域とを形成する。 - 特許庁

The method further comprises a step of depositing a material in the void to form the stress liner, and a step of forming a transistor on the outer semiconductor layer of the semiconductor substrate.例文帳に追加

更に、歪みライナーを形成する材料を空隙内に付着するステップ及び半導体基板の外側半導体層にトランジスタを形成するステップを含む。 - 特許庁

By the provision of a crack prevention layer for a periphery of a semiconductor element, crack from an outer periphery of a substrate can be suppressed and damage on the semiconductor element can be reduced.例文帳に追加

半導体素子の形成される周辺にクラック抑止層を設けることにより、基板外周部からのクラックを抑止し半導体素子へのダメージを低減することができる。 - 特許庁

In the semiconductor device of the BGA package structure, there is no solder resist layer at a disconnection preventing region 148, centered at a position S immediately below the outer ridge of the semiconductor chip.例文帳に追加

BGAパッケージ構造の半導体装置において、半導体チップの外縁直下の位置Sを中心とした断線防止領域148には、ソルダーレジスト層が不存在である。 - 特許庁

In the semiconductor device manufacturing method, a back protection layer is provided at the back of a semiconductor wafer, to partially dice the semiconductor wafer from the back and then to dice it from the outer surface side into individual semiconductor chips.例文帳に追加

半導体装置の製造方法は、半導体ウエハの背面に背面保護層を設け、、半導体ウエハを背面側から部分的にダイシングし、半導体ウエハを表面側からダイシングして半導体チップに個片化する構成とする。 - 特許庁